JPS63177467A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63177467A JPS63177467A JP62111574A JP11157487A JPS63177467A JP S63177467 A JPS63177467 A JP S63177467A JP 62111574 A JP62111574 A JP 62111574A JP 11157487 A JP11157487 A JP 11157487A JP S63177467 A JPS63177467 A JP S63177467A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- pilot
- emitter
- layer
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/221—Thyristors having amplifying gate structures, e.g. cascade configurations
Landscapes
- Thyristors (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はサイリスタ（光サイリスタを含む）を構成する
半導体装置に関する。
半導体装置に関する。
（従来の技術）
従来の光サイリスタとして第４図ないし第６図に示すも
のがある。第４図の例（特開昭５８−３２８３号）は同
心円状に増幅ｒ−）を複数個設ｉ け、 ／ｄ を耐量を高めた構造であるが、／ｄ、耐量
の面から増幅ゲートの段数には制限がある。
のがある。第４図の例（特開昭５８−３２８３号）は同
心円状に増幅ｒ−）を複数個設ｉ け、 ／ｄ を耐量を高めた構造であるが、／ｄ、耐量
の面から増幅ゲートの段数には制限がある。
第５図、第６図に示した構造（特開昭５８−３２８２号
）はｄｖ／ｄｔ補償型構造とよばれているもので、光感
度、ｄｖ／ｄｔ耐量などの光サイリスタの電気的特性を
損なうことなく多段増幅ゲートとを採用し、ｄｉ／ｄｔ
耐量を高めている。第５図はゲート電極の平面配置構成
図、第６図は断面構成図である。
）はｄｖ／ｄｔ補償型構造とよばれているもので、光感
度、ｄｖ／ｄｔ耐量などの光サイリスタの電気的特性を
損なうことなく多段増幅ゲートとを採用し、ｄｉ／ｄｔ
耐量を高めている。第５図はゲート電極の平面配置構成
図、第６図は断面構成図である。
Ｐエミッタ層１、Ｎベース層２、Ｐベース層３、Ｎエミ
ッタ層４の４つの積層された半導体層からなるメインサ
イリスタの上記Ｎエミッタ層４に隣接するＰベース層３
表面には集電電極１１が形成されておシ、この集電電極
Ｉ！に囲まれて複数のパイロットサイリスタが形成され
ている。ここでは、受光部３をＵムえた第１のパイロッ
トサイリスタ１２、そのエミッタ電極を集電電極１１と
共通化した第５のパイロットサイリスタ１６まで、計５
個のパイロットサイリスタ１２．１３〜１６が形成され
ている。尚、集電電極１ノの周辺部、つまシパイロット
サイリスタ１２．１３〜１６の周シにはメインサイリス
タ１７が形成される。しかして、第１のパイロットサイ
リスタ１２は、受光部８の周シに円環状にＮエミッタ層
１２８ｔ−形成し、その表面にエミッタ電極１２ｂｔ−
配設して構成される。また、第２乃至第５のパイロット
サイリスタ１３，１４，１５．１６は、Ｐベース層３中
に集電電極１１に囲まれてＮエミッタＩｔｌＪ１ｓａ。
ッタ層４の４つの積層された半導体層からなるメインサ
イリスタの上記Ｎエミッタ層４に隣接するＰベース層３
表面には集電電極１１が形成されておシ、この集電電極
Ｉ！に囲まれて複数のパイロットサイリスタが形成され
ている。ここでは、受光部３をＵムえた第１のパイロッ
トサイリスタ１２、そのエミッタ電極を集電電極１１と
共通化した第５のパイロットサイリスタ１６まで、計５
個のパイロットサイリスタ１２．１３〜１６が形成され
ている。尚、集電電極１ノの周辺部、つまシパイロット
サイリスタ１２．１３〜１６の周シにはメインサイリス
タ１７が形成される。しかして、第１のパイロットサイ
リスタ１２は、受光部８の周シに円環状にＮエミッタ層
１２８ｔ−形成し、その表面にエミッタ電極１２ｂｔ−
配設して構成される。また、第２乃至第５のパイロット
サイリスタ１３，１４，１５．１６は、Ｐベース層３中
に集電電極１１に囲まれてＮエミッタＩｔｌＪ１ｓａ。
１４ａ、１５ａ、１６ａｆそれぞれ形成し、これらのＮ
ｘミｙｐ層１３ａ、１４ａ、１５ａ、１６ａ上にそれぞ
れエミッタ電極１３ｂ、１４ｂ、１５ｂ。
ｘミｙｐ層１３ａ、１４ａ、１５ａ、１６ａ上にそれぞ
れエミッタ電極１３ｂ、１４ｂ、１５ｂ。
１６ｂを形成すると共に、Ｐベース層３上に各ゲート電
極１３Ｃ，１４Ｃ，１５０，１６Ｇを形成して構成され
る。このうち、第５のパイロットサイリスタ１６のエミ
ッタ電極１６ｂは前記集電電極１１と共通化されている
。しかして、各段のパイロットサイリスタ１３，１４，
１５．１６の各ゲート電極１３Ｇ、１４Ｇ、１５Ｇ、、
１６Ｃは、それぞれ前段のパイ；ロットサイリスタ１２
，１３゜１４．１５の各エミッタ電極１２ｂ、１３ｂ。
極１３Ｃ，１４Ｃ，１５０，１６Ｇを形成して構成され
る。このうち、第５のパイロットサイリスタ１６のエミ
ッタ電極１６ｂは前記集電電極１１と共通化されている
。しかして、各段のパイロットサイリスタ１３，１４，
１５．１６の各ゲート電極１３Ｇ、１４Ｇ、１５Ｇ、、
１６Ｃは、それぞれ前段のパイ；ロットサイリスタ１２
，１３゜１４．１５の各エミッタ電極１２ｂ、１３ｂ。
１４ｂ、１５ｂにＡＡ線等の配線１８′ｆｔ介して順次
電気的に接続されている。従って、各段のパイロットサ
イリスタ１３，１４，１５．１６は、それぞれ前段のパ
イロットサイリスタ１２，１３゜２４．２５のターンオ
ン電流をゲート電流として受けて、ターンオン動作する
よりｋなってい石。
電気的に接続されている。従って、各段のパイロットサ
イリスタ１３，１４，１５．１６は、それぞれ前段のパ
イロットサイリスタ１２，１３゜２４．２５のターンオ
ン電流をゲート電流として受けて、ターンオン動作する
よりｋなってい石。
そしてメインサイリスタ１７は、第５のパイロットサイ
リスタ１６のターンオン電流を集電電極１１を介して受
けて、・ターンオンするようになっている。尚、パイロ
ットサイリスタ１１〜１６の配置構造は、特に規定され
るものでは力い。
リスタ１６のターンオン電流を集電電極１１を介して受
けて、・ターンオンするようになっている。尚、パイロ
ットサイリスタ１１〜１６の配置構造は、特に規定され
るものでは力い。
さて、とのように構成された本サイリスタの受光部８に
光ゲート信号ｈνを照射すると、第１のパイロットサイ
リスタ１２の中央接合部の空乏層領域で発生した光電流
ＩｐｈがＰベース層ｊに流れ込む。この光電流Ｉｐｈは
Ｐバー１ｍ３に横方向に流れ、Ｐベース層３に設けた集
電電極１１を介したのち、Ｐベース層３とカソード電極
６との間に設けられた短絡部９を介して上記カソード電
極６に流れ込む。この結果、光電流Ｉｐｈは、第１のパ
イロットサイリスタ１２領域のＰベース層３に横方向電
位差を発生し、これによつて第１のパイロットサイリス
タ１２ＯＮエミッタ層１２ａが順方向にノ々イアスされ
ることになる。この順方向バイアス電圧の一番深い電位
が、上記Ｎエミッタ層１２ａとＰベース層３との間の接
合部のビルトインポデンシャルの値に近付くと、これに
よってＮエミッタ層１２ａからＰベース層３への電子の
注入が急激に増加し、第１のパイロットサイリスタ１２
は上記接合部からターンオンするととくなる。
光ゲート信号ｈνを照射すると、第１のパイロットサイ
リスタ１２の中央接合部の空乏層領域で発生した光電流
ＩｐｈがＰベース層ｊに流れ込む。この光電流Ｉｐｈは
Ｐバー１ｍ３に横方向に流れ、Ｐベース層３に設けた集
電電極１１を介したのち、Ｐベース層３とカソード電極
６との間に設けられた短絡部９を介して上記カソード電
極６に流れ込む。この結果、光電流Ｉｐｈは、第１のパ
イロットサイリスタ１２領域のＰベース層３に横方向電
位差を発生し、これによつて第１のパイロットサイリス
タ１２ＯＮエミッタ層１２ａが順方向にノ々イアスされ
ることになる。この順方向バイアス電圧の一番深い電位
が、上記Ｎエミッタ層１２ａとＰベース層３との間の接
合部のビルトインポデンシャルの値に近付くと、これに
よってＮエミッタ層１２ａからＰベース層３への電子の
注入が急激に増加し、第１のパイロットサイリスタ１２
は上記接合部からターンオンするととくなる。
しかして、この第１のパイロットサイリスタ１２のター
ンオン＊流は、配線１８を介して第２のパイロットサイ
リスタ１３のゲート電極１３Ｃにゲート電流として印加
され、これによって第２のパイロットサイリスタ１３が
ターンオンするととｋなる。同様にして、パイロットサ
イリスタ１３のターンオンによって、第３〜第５のパイ
ロットサイリスタ１４．Ｉｓ、１６が順次ターンオンす
ることになる。そして第５のパイロットサイリスタ１６
のターンオン・電流は、集電電極１１から短絡部９ｔ−
介してカソード電極５に流れ、とのとき上記ターンオン
電流はメインサイリスタ１７のゲート電流として機能す
ることから、メインサイリスタ１７がターンオンするこ
と忙なる。
ンオン＊流は、配線１８を介して第２のパイロットサイ
リスタ１３のゲート電極１３Ｃにゲート電流として印加
され、これによって第２のパイロットサイリスタ１３が
ターンオンするととｋなる。同様にして、パイロットサ
イリスタ１３のターンオンによって、第３〜第５のパイ
ロットサイリスタ１４．Ｉｓ、１６が順次ターンオンす
ることになる。そして第５のパイロットサイリスタ１６
のターンオン・電流は、集電電極１１から短絡部９ｔ−
介してカソード電極５に流れ、とのとき上記ターンオン
電流はメインサイリスタ１７のゲート電流として機能す
ることから、メインサイリスタ１７がターンオンするこ
と忙なる。
（発明が解決しようとする問題点）
しかし直流送電などの高電圧変換装置に使用されるサイ
リスタにおいては、定格電圧からのターンオンが要求さ
れ、このようなターンオン時のｄｉ／ｄ を耐量は上記
構造でも非常に厳しくなる。というのは、第５図、第６
図において本来、初段パイロットサイリスタ１２のエミ
ッタ電ｔＭｚ２ｂからゲート電極１３ＣＦＣ流れるべき
ターンオン電流が、アノード、カソード間の高電圧から
のターンオン、あるいはｄ １／ｄｔが非常に急峻な場
合には、上記エミッタ電極１２ｂから表面を通って集電
電極１１に電流が流れ、エミッタ層１２ａとＰベース層
３間のＰＮ接合が劣化し、素子の致命的破壊につながる
ことがある。
リスタにおいては、定格電圧からのターンオンが要求さ
れ、このようなターンオン時のｄｉ／ｄ を耐量は上記
構造でも非常に厳しくなる。というのは、第５図、第６
図において本来、初段パイロットサイリスタ１２のエミ
ッタ電ｔＭｚ２ｂからゲート電極１３ＣＦＣ流れるべき
ターンオン電流が、アノード、カソード間の高電圧から
のターンオン、あるいはｄ １／ｄｔが非常に急峻な場
合には、上記エミッタ電極１２ｂから表面を通って集電
電極１１に電流が流れ、エミッタ層１２ａとＰベース層
３間のＰＮ接合が劣化し、素子の致命的破壊につながる
ことがある。
第７図はさらに光感度とｄｖ／ｄｔ耐量のトレードオフ
を改善するためＫ、初段のパイロットサイリスタを形成
する部分に凹部２１を設け、受光部Ｎエミッタを段付き
にしたものである。第８図は上記凹部２１０部分の拡大
図である。この段付き工ミッタの形成法は、あらかじめ
エツチングによって段差をつけておいた後、Ｎエミッタ
１２ａを拡散形成することにより得られる。しかし、こ
の段差が５μｍを超える時、この段差上に形成されたＡ
ｊ電極１２ｂは、凹部２１の深さと同じだけの段差が生
じ、この段差によってＡ７電極が部分部分で切れること
がある。特に高耐圧大容量サイリスタでは、ｄ ｉ／ｄ
ｔが急峻なため、この部分の電流密度が高＜、Ａｚ電
極が一部切れていれば電流集中によｐサイリスタの致命
的破壊に結がることもある。
を改善するためＫ、初段のパイロットサイリスタを形成
する部分に凹部２１を設け、受光部Ｎエミッタを段付き
にしたものである。第８図は上記凹部２１０部分の拡大
図である。この段付き工ミッタの形成法は、あらかじめ
エツチングによって段差をつけておいた後、Ｎエミッタ
１２ａを拡散形成することにより得られる。しかし、こ
の段差が５μｍを超える時、この段差上に形成されたＡ
ｊ電極１２ｂは、凹部２１の深さと同じだけの段差が生
じ、この段差によってＡ７電極が部分部分で切れること
がある。特に高耐圧大容量サイリスタでは、ｄ ｉ／ｄ
ｔが急峻なため、この部分の電流密度が高＜、Ａｚ電
極が一部切れていれば電流集中によｐサイリスタの致命
的破壊に結がることもある。
また、第５図〜第７図に示すｄｖ／ｄｔ補償型の構造で
は、各パイロットサイリスタ’ｋＡ７ワイヤ１８をＡｌ
、電極にボンディングして結線していた。
は、各パイロットサイリスタ’ｋＡ７ワイヤ１８をＡｌ
、電極にボンディングして結線していた。
しかし、このボンディング作業は、Ａ７ｔｉのパターン
が細かい場合、作業性が悪く、ボンディング不良を起こ
すこともある。
が細かい場合、作業性が悪く、ボンディング不良を起こ
すこともある。
本発明は上記実情Ｖｃｇみてなされたもので、高電圧か
らのターンオンや、急峻なｄ ｉ／ｄ ｔに耐えられる
ような高いｄ ｉ／ｄ を耐量をもつゲート構造を有し
九半導体装置（サイリスタ）を提供しようとするもので
ある。
らのターンオンや、急峻なｄ ｉ／ｄ ｔに耐えられる
ような高いｄ ｉ／ｄ を耐量をもつゲート構造を有し
九半導体装置（サイリスタ）を提供しようとするもので
ある。
（問題点を解決するための手段と作用）本発明は、初段
パイロットサイリスタのエミッタ層とベース層間のＰＮ
接合端（表面）をエツチングで切欠するか、または上記
パイロットサイリスタのエミッタ層とベース層間のＰＮ
接合端を絶縁膜で覆うことによシ、上記ＰＮ接合耐圧を
増し、ターンオン電流が初段パイロットサイリスタのエ
ミッタ電極と集電電極との間を流れずに、初段パイロッ
トサイリスタのと→シ′メ電極の次段パイロットサイリ
スタのゲート電極との間に流れるようにしたものである
。
パイロットサイリスタのエミッタ層とベース層間のＰＮ
接合端（表面）をエツチングで切欠するか、または上記
パイロットサイリスタのエミッタ層とベース層間のＰＮ
接合端を絶縁膜で覆うことによシ、上記ＰＮ接合耐圧を
増し、ターンオン電流が初段パイロットサイリスタのエ
ミッタ電極と集電電極との間を流れずに、初段パイロッ
トサイリスタのと→シ′メ電極の次段パイロットサイリ
スタのゲート電極との間に流れるようにしたものである
。
（実施例）
以下図面を参照して本発明の第１実施例を説明する。第
１図は同実施例の断面構成図であるが。
１図は同実施例の断面構成図であるが。
これは第６図と対応する場合の例であるから対応個所に
は同一符号を付して説明を省略し、特徴とする点を抽出
して説明する０本実施例の特徴は、初段パイロットサイ
リスタ１２のＮ型エミッタ層１２ａとＰ型ベース層３と
のＰＮ接合端（表面）をエツチングして切欠部３１を設
ける。この時のエツチング深さは、エミッタ層１２ａの
深さが２０〜２５μｍであれば５μｍ程度エツチングす
ればＰＮ接合の耐圧は充分高まる。つｔｂエツチングに
よる切欠部３１があるため、エミッタ１楢１２ｂと集電
電極１１との間に表面電流が流れるおそれがないため、
ｄｉ／ｄｔ＃ｉ量が高まるものである。
は同一符号を付して説明を省略し、特徴とする点を抽出
して説明する０本実施例の特徴は、初段パイロットサイ
リスタ１２のＮ型エミッタ層１２ａとＰ型ベース層３と
のＰＮ接合端（表面）をエツチングして切欠部３１を設
ける。この時のエツチング深さは、エミッタ層１２ａの
深さが２０〜２５μｍであれば５μｍ程度エツチングす
ればＰＮ接合の耐圧は充分高まる。つｔｂエツチングに
よる切欠部３１があるため、エミッタ１楢１２ｂと集電
電極１１との間に表面電流が流れるおそれがないため、
ｄｉ／ｄｔ＃ｉ量が高まるものである。
第２図は本発明の第２実施例である。即ち耐圧の低い素
子においては、第１図の場合の如くエツチングしないで
、酸化膜４１でパッジベーン四ンしただけでもエミッタ
電橋１２ｂ、集電電糧１１間に表面電流を流さない効果
はあり、また第３図（ａ）の第３実施例の如く第１図と
第２図の構成を組み合わせれば、効果は更に高まるもの
である。
子においては、第１図の場合の如くエツチングしないで
、酸化膜４１でパッジベーン四ンしただけでもエミッタ
電橋１２ｂ、集電電糧１１間に表面電流を流さない効果
はあり、また第３図（ａ）の第３実施例の如く第１図と
第２図の構成を組み合わせれば、効果は更に高まるもの
である。
第３図（ｂ）に応用例を示す。光感度とｄｖ／ｄｔのト
レードオフを改善するために第８図に示すような段付Ｎ
エミッタを形成する時、段差Ｘが５μｍを超える場合は
、第３図に示すように、トータル段差がＸになるように
ほぼ均等にＸ、とＸ、となるようにステッｆ２２ｆ形成
する。この時段差の形成はＮエミッタ１２ａを拡散形成
する前にシリコンをＸ、たけエツチングした後、それよ
りも径を犬きくして再びＸ、だけエツチングする。この
後工程でＡＡ電極をバターニングすればＡＡ電極１２ｂ
はそれぞれｘｌ ＋ ｘｔだけの段差をもち、この量は
５μｍ２超えないため、Ａｌに亀裂は生じない。
レードオフを改善するために第８図に示すような段付Ｎ
エミッタを形成する時、段差Ｘが５μｍを超える場合は
、第３図に示すように、トータル段差がＸになるように
ほぼ均等にＸ、とＸ、となるようにステッｆ２２ｆ形成
する。この時段差の形成はＮエミッタ１２ａを拡散形成
する前にシリコンをＸ、たけエツチングした後、それよ
りも径を犬きくして再びＸ、だけエツチングする。この
後工程でＡＡ電極をバターニングすればＡＡ電極１２ｂ
はそれぞれｘｌ ＋ ｘｔだけの段差をもち、この量は
５μｍ２超えないため、Ａｌに亀裂は生じない。
第３図（Ｃ）に他の応用例を示す。第５図ないし第７図
では、例えば電極１２ｂと１３０を結線する場合、Ａｌ
ワイヤをボンディングして’１ＪＩｚｘ。
では、例えば電極１２ｂと１３０を結線する場合、Ａｌ
ワイヤをボンディングして’１ＪＩｚｘ。
ｚｓｂに接触しないようにしていた。第３図（Ｃ）では
、Ｎエミッタ層１２ａからＰベース層１３ ａ ＩＪＩ
まで酸化膜１９を形成し、この上に人！電極層１８′を
バターニングし、電極１２ｂと１３０ｔ−結線する構造
としている。
、Ｎエミッタ層１２ａからＰベース層１３ ａ ＩＪＩ
まで酸化膜１９を形成し、この上に人！電極層１８′を
バターニングし、電極１２ｂと１３０ｔ−結線する構造
としている。
従来は、第８図に示すように、０部のＡＩ！、電極の段
差が５μｍ以上と大きいと、Ａｌ電極に亀裂が生じるこ
とがあった。このＡｌ電極の亀裂は大電流が流れると、
電流密度が高ｔｂ、サイリスタの致命的破壊に至ること
がある。これを第３図（ｂ）の０部のようにステップ２
２を設けて二段以上の段にし、それぞれの段差を小さく
すれば、Ａ！に亀裂が生じることはない。
差が５μｍ以上と大きいと、Ａｌ電極に亀裂が生じるこ
とがあった。このＡｌ電極の亀裂は大電流が流れると、
電流密度が高ｔｂ、サイリスタの致命的破壊に至ること
がある。これを第３図（ｂ）の０部のようにステップ２
２を設けて二段以上の段にし、それぞれの段差を小さく
すれば、Ａ！に亀裂が生じることはない。
へ！ワイヤ１８のボンディングは、′ｒ４．極ハターン
が非常に狭いと作業時間がかかシ、またボンディングの
位置ずれによりショートすることもあシうる。しかもボ
ンディングしたＡ！ワイヤは、たわませて他の部分にン
四−トシないようにしなければならない。増幅ゲートを
多段にすればそれだけボンディング数が増える。など信
頼性、作業性という面で劣っている。そこで第３図（Ｃ
）のように酸化膜１９を介して層構造で結線すれば、酸
化膜１９の形成、パターニングという工程は増えるが、
ボンディング工程はなくなり、結線もＡＡ電極のパター
ニングと同時に行なえるため、作業性が増し、信頼性も
高まる。ただし、酸化膜１９のパターニング時には、Ａ
Ａ電電橋８′に亀裂が生じないようにテーパーエツチン
グをすることが望ましい。
が非常に狭いと作業時間がかかシ、またボンディングの
位置ずれによりショートすることもあシうる。しかもボ
ンディングしたＡ！ワイヤは、たわませて他の部分にン
四−トシないようにしなければならない。増幅ゲートを
多段にすればそれだけボンディング数が増える。など信
頼性、作業性という面で劣っている。そこで第３図（Ｃ
）のように酸化膜１９を介して層構造で結線すれば、酸
化膜１９の形成、パターニングという工程は増えるが、
ボンディング工程はなくなり、結線もＡＡ電極のパター
ニングと同時に行なえるため、作業性が増し、信頼性も
高まる。ただし、酸化膜１９のパターニング時には、Ａ
Ａ電電橋８′に亀裂が生じないようにテーパーエツチン
グをすることが望ましい。
なお本発明は上記実施例に限定されることなく種々の応
用が可能である。例えば本発明は光サイリスタのみに限
定されるものではなく、電気サイリスタにも同様に適用
できる。また増幅ゲートの段数は２つ以上であればいく
つでもよい。また第３図（Ｃ）ではステップ２２をつけ
た凹部１８としたが、この凹部はその頂部から底部に行
くにしたがい狭くなるテーパ形状の凹部としてもよい。
用が可能である。例えば本発明は光サイリスタのみに限
定されるものではなく、電気サイリスタにも同様に適用
できる。また増幅ゲートの段数は２つ以上であればいく
つでもよい。また第３図（Ｃ）ではステップ２２をつけ
た凹部１８としたが、この凹部はその頂部から底部に行
くにしたがい狭くなるテーパ形状の凹部としてもよい。
以上説明した如く本発明だよれば、高電圧からのターン
オンや、急峻なｄｉ／ｄｔ ｔｉｃ耐えられるような高
いｄ ｉ／ｄ を耐量をもつゲート構造を有した半導体
装置（サイリスタ）を提供できるものである。
オンや、急峻なｄｉ／ｄｔ ｔｉｃ耐えられるような高
いｄ ｉ／ｄ を耐量をもつゲート構造を有した半導体
装置（サイリスタ）を提供できるものである。
第１図ないし第３図は本発明の各実施例の要部を示す断
面構成図、第４図は従来構成サイリスタの一例を示す断
面構成図、第５図は他の従来構成サイリスタを示す平面
図、第６図は同サイリスタの断面構成図、第７図は同構
成の変形例の断面図、第８図はその一部拡大図である。 ３・・・Ｐベース層、４・・・Ｎエミッタ層、６・・・
カソード電極、８・・・受光部、９・・・短絡部、１１
・・・集電電極、１２，１３，１４，１５．１６・・・
パイロットサイリスタ、１７・・・メインサイリスタ、
１２ａ。 １３ａ、１４ａ、１５ａ、１６ａ・−Ｎｘミｙｆｉ層。 １２ｂ、１３ｂ、１４ｂ、１５ｂ、１６ｂ・・・エミッ
タ電極、１３Ｇ、１４Ｇ、１５Ｃ，１６Ｇ・・・ゲート
電極、１８・・・配線層、３１・・・切欠部゛（エツチ
ング部）、４１・・・絶縁膜。 出願人代理人 弁理士 鈴 江 武 彦（ａ） （ｂ） （ｃ） 第３図 第４図 第５図 第６図
面構成図、第４図は従来構成サイリスタの一例を示す断
面構成図、第５図は他の従来構成サイリスタを示す平面
図、第６図は同サイリスタの断面構成図、第７図は同構
成の変形例の断面図、第８図はその一部拡大図である。 ３・・・Ｐベース層、４・・・Ｎエミッタ層、６・・・
カソード電極、８・・・受光部、９・・・短絡部、１１
・・・集電電極、１２，１３，１４，１５．１６・・・
パイロットサイリスタ、１７・・・メインサイリスタ、
１２ａ。 １３ａ、１４ａ、１５ａ、１６ａ・−Ｎｘミｙｆｉ層。 １２ｂ、１３ｂ、１４ｂ、１５ｂ、１６ｂ・・・エミッ
タ電極、１３Ｇ、１４Ｇ、１５Ｃ，１６Ｇ・・・ゲート
電極、１８・・・配線層、３１・・・切欠部゛（エツチ
ング部）、４１・・・絶縁膜。 出願人代理人 弁理士 鈴 江 武 彦（ａ） （ｂ） （ｃ） 第３図 第４図 第５図 第６図
Claims (10)
- （１）導電型を交互に異ならせて積層された４つの半導
体層からなるメインサイリスタのベース層中に上記メイ
ンサイリスタのエミッタ層を除く他の３つの半導体層を
共有する複数のパイロットサイリスタのエミッタ層を上
記メインサイリスタのエミッタ層から分離し、且つこの
メインサイリスタのエミッタ層と同導電型にそれぞれ形
成してなるサイリスタにおいて、上記各パイロットサイ
リスタをメインサイリスタのエミッタ層に隣接するベー
ス層上に設けた集電電極の内側にそれぞれ配置し、且つ
各パイロットサイリスタのエミッタ層に挾まれる各ベー
ス層上にそれぞれゲート電極を形成し、これらのパイロ
ットサイリスタのゲート電極を前段のパイロットサイリ
スタのエミッタ層上に設けられたエミッタ電極に順次電
気的に接続し、最終段のパイロットサイリスタのエミッ
タ電極を上記集電電極と共通化し、上記各パイロットサ
イリスタのうちの初段のパイロットサイリスタのエミッ
タ層とベース層間のＰＮ接合端を切欠した切欠部を設け
、該切欠部の接合端の表面濃厚を下げたことを特徴とす
る半導体装置。 - （２）初段のパイロットサイリスタは、光トリガ信号を
受けて点弧駆動されるものである特許請求の範囲第１項
記載の半導体装置。 - （３）前記初段のパイロットサイリスタを形成する部分
に凹部を設け、該凹部の底部と頂部との間にステップを
設けたことを特徴とする特許請求の範囲第１項に記載の
半導体装置。 - （４）前記初段のパイロットサイリスタを形成する部分
に凹部を設け、この凹部はその頂部から底部にいくに従
がい狭くなるテーパ形状をなすことを特徴とする特許請
求の範囲第１項に記載の半導体装置。 - （５）前記パイロットサイリスタ間で前段のターンオン
電流を次段のゲート電流として供給する部分は、前段の
パイロットサイリスタのエミッタ層から後段のパイロッ
トサイリスタのエミッタ層に挾まれるベース層まで絶縁
膜を形成し、この絶縁膜上にパイロットサイリスタのゲ
ート電極層を形成し、このゲート電極層で前段のパイロ
ットサイリスタのエミッタ層と前記絶縁膜の縁部がのっ
たベース層と接続したことを特徴とする特許請求の範囲
第１項に記載の半導体装置。 - （６）導電型を交互に異ならせて積層された４つの半導
体層からなるメインサイリスタのベース層中に上記メイ
ンサイリスタのエミッタ層を除く他の３つの半導体層を
共有する複数のパイロットサイリスタのエミッタ層を上
記メインサイリスタのエミッタ層から分離し、且つこの
メインサイリスタのエミッタ層と同導電型にそれぞれ形
成してなるサイリスタにおいて、上記各パイロットサイ
リスタをメインサイリスタのエミッタ層に隣接するベー
ス層上に設けた集電電極の内側にそれぞれ配置し、且つ
各パイロットサイリスタのエミッタ層に挾まれる各ベー
ス層上にそれぞれゲート電極を形成し、これらのパイロ
ットサイリスタのゲート電極を前段のパイロットサイリ
スタのエミッタ層上に設けられたエミッタ電極に順次電
気的に接続し、最終段のパイロットサイリスタのエミッ
タ電極を上記集電電極と共通化し、上記各パイロットサ
イリスタのうちの初段のパイロットサイリスタのエミッ
タ層とベース層間のＰＮ接合端を絶縁膜でパッシベーシ
ヨンしたことを特徴とする半導体装置。 - （７）上記各パイロットサイリスタのうちの初段のパイ
ロットサイリスタのエミッタ層とベース層間のＰＮ接合
端を切欠した切欠部を設け、該切欠部上に上記パッシベ
ーション用絶縁膜を設けたことを特徴とする特許請求の
範囲第６項記載の半導体装置。 - （８）前記初段のパイロットサイリスタを形成する部分
に凹部を設け、該凹部の底部と頂部との間にステップを
設けたことを特徴とする特許請求の範囲第６項に記載の
半導体装置。 - （９）前記初段のパイロットサイリスタを形成する部分
に凹部を設け、この凹部はその頂部から底部にいくに従
がい狭くなるテーパ形状をなすことを特徴とする特許請
求の範囲第６項に記載の半導体装置。 - （１０）前記パイロットサイリスタ間で前段のターンオ
ン電流を次段のゲート電流として供給する部分は、前段
のパイロットサイリスタのエミッタ層から後段のパイロ
ットサイリスタのエミッタ層に挾まれるベース層まで絶
縁膜を形成し、この絶縁膜上にパイロツトサイリスタの
ゲート電極層を形成し、このゲート電極層で前段のパイ
ロットサイリスタのエミッタ層と前記絶縁膜の縁部がの
ったベース層と接続したことを特徴とする特許請求の範
囲第６項に記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-227975 | 1986-09-29 | ||
| JP22797586 | 1986-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63177467A true JPS63177467A (ja) | 1988-07-21 |
| JP2609608B2 JP2609608B2 (ja) | 1997-05-14 |
Family
ID=16869191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111574A Expired - Lifetime JP2609608B2 (ja) | 1986-09-29 | 1987-05-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2609608B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041916A (ja) * | 1990-03-12 | 1992-01-07 | Toshiba Corp | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545953A (en) * | 1977-06-14 | 1979-01-17 | Ono Pharmaceut Co Ltd | Prostaglandin analogous compounds, process for their preparation and pharmaceutical composition containing the same as active constituents |
| JPS5655068A (en) * | 1979-10-11 | 1981-05-15 | Hitachi Ltd | Thyristor |
| JPS583282A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
| JPS6148785A (ja) * | 1984-08-17 | 1986-03-10 | Yoshio Usui | 光フアイバ−スイツチ |
-
1987
- 1987-05-07 JP JP62111574A patent/JP2609608B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545953A (en) * | 1977-06-14 | 1979-01-17 | Ono Pharmaceut Co Ltd | Prostaglandin analogous compounds, process for their preparation and pharmaceutical composition containing the same as active constituents |
| JPS5655068A (en) * | 1979-10-11 | 1981-05-15 | Hitachi Ltd | Thyristor |
| JPS583282A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
| JPS6148785A (ja) * | 1984-08-17 | 1986-03-10 | Yoshio Usui | 光フアイバ−スイツチ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041916A (ja) * | 1990-03-12 | 1992-01-07 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2609608B2 (ja) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0290573A (ja) | モノリシツク太陽電池及びバイパス・ダイオード・システム | |
| JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
| EP0385450B1 (en) | Semiconductor device with MIS capacitor | |
| US4652902A (en) | Power semiconductor device | |
| US3525020A (en) | Integrated circuit arrangement having groups of crossing connections | |
| JP2609608B2 (ja) | 半導体装置 | |
| JPH05175487A (ja) | 過電圧自己保護型半導体装置、その製造方法、及び、それを使用した半導体回路 | |
| JP2579989B2 (ja) | 静電破壊保護装置 | |
| US6521919B2 (en) | Semiconductor device of reduced thermal resistance and increased operating area | |
| JP2510972B2 (ja) | 双方向サイリスタ | |
| CN116472613A (zh) | 具有不对称特性的双向晶闸管装置 | |
| EP0420164B1 (en) | Method of fabricating a semiconductor device having a multilayer electrode structure | |
| CN112582460B (zh) | 一种半导体器件单元及其制作方法及形成器件 | |
| JP2740034B2 (ja) | 半導体装置 | |
| JP2003110119A (ja) | 静電サージ保護用素子 | |
| JPH11186568A (ja) | 高耐圧ダイオードおよびその製造方法 | |
| JPH05206485A (ja) | ダイオードブリッジ装置 | |
| JPH0136712B2 (ja) | ||
| JP2521840B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59159567A (ja) | 光駆動型半導体制御整流装置 | |
| JPS62154661A (ja) | 半導体装置 | |
| JPH01145859A (ja) | ラテラル型フォトサイリスタ | |
| JPH0737976A (ja) | 半導体装置の素子領域分離構造とその形成方法 | |
| JPS5989461A (ja) | サイリスタ | |
| JPH04162777A (ja) | 双方向電圧阻止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |