JPS63177552A - アモルフアスシリコン密着型イメ−ジセンサの製造方法 - Google Patents
アモルフアスシリコン密着型イメ−ジセンサの製造方法Info
- Publication number
- JPS63177552A JPS63177552A JP62009641A JP964187A JPS63177552A JP S63177552 A JPS63177552 A JP S63177552A JP 62009641 A JP62009641 A JP 62009641A JP 964187 A JP964187 A JP 964187A JP S63177552 A JPS63177552 A JP S63177552A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- glass layer
- protective glass
- gold
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は導体回路形成後、アモルファスシリコン着膜工
程を経た後でも半導体素子の実装が可能な密着強度を有
するアモルファスシリコン密着型イメージセンサの製造
方法に関する。
程を経た後でも半導体素子の実装が可能な密着強度を有
するアモルファスシリコン密着型イメージセンサの製造
方法に関する。
従来、高い信転性を要求される大面積電子デバイスの導
体回路形成方法として厚膜法と薄膜法が採用されており
、このうち厚膜法は設備が安価で生産性に優れていると
いう特徴がある。
体回路形成方法として厚膜法と薄膜法が採用されており
、このうち厚膜法は設備が安価で生産性に優れていると
いう特徴がある。
この厚膜法では従来、基板にセラミック、導体として厚
膜金が用いられていたが、大幅なコストダウンを計るた
めに、基板をガラスとし、導体材料としてメタロオーガ
ニック金ペーストを用いる方法が提案されている。メタ
ロオーガニック金ペーストは金の有機錯体をターピネオ
ール等の有機溶媒と混合してペースト状にしたもので、
ペーストの密着強度は焼成温度を高（する程強くなり、
導体の剥離等が生じにくくなるが、バリウムホウケイ酸
ガラス等の安価で一般的なガラス基板を用いた場合、７
００℃以上では軟化・変形してしまうので焼成温度は７
００℃が上限となる。そこでガラス基板を用いて７００
℃以下の低温焼成によって十分な密着強度を得るために
は、メタロオーガニック金ペースト中にオキサイドボン
ドを形成し易い銅等の金属の有機錯体を添加する必要が
ある。
膜金が用いられていたが、大幅なコストダウンを計るた
めに、基板をガラスとし、導体材料としてメタロオーガ
ニック金ペーストを用いる方法が提案されている。メタ
ロオーガニック金ペーストは金の有機錯体をターピネオ
ール等の有機溶媒と混合してペースト状にしたもので、
ペーストの密着強度は焼成温度を高（する程強くなり、
導体の剥離等が生じにくくなるが、バリウムホウケイ酸
ガラス等の安価で一般的なガラス基板を用いた場合、７
００℃以上では軟化・変形してしまうので焼成温度は７
００℃が上限となる。そこでガラス基板を用いて７００
℃以下の低温焼成によって十分な密着強度を得るために
は、メタロオーガニック金ペースト中にオキサイドボン
ドを形成し易い銅等の金属の有機錯体を添加する必要が
ある。
しかしながら、メタロオーガニツタ金ペースト中にオキ
サイドボンドを形成し易い銅等の金属の有機錯体を添加
する方法を用いた従来のアモルファスシリコン密着型イ
メージセンサの製造プロセスにおいては、導体回路形成
後にアモルファスシリコン着膜のためにプラズマＣＶＤ
工程を通すために、ＣＶＤの還元雰囲気によって金導体
と基板とのオキサイドボンドが破壊され、ガラス基板と
金導体の密着強度が著しく低下して物理的力が加えられ
たとき剥がれてしまい、半導体素子のワイヤボンディン
グ法による実装ができない場合が生じるという問題点が
ある。
サイドボンドを形成し易い銅等の金属の有機錯体を添加
する方法を用いた従来のアモルファスシリコン密着型イ
メージセンサの製造プロセスにおいては、導体回路形成
後にアモルファスシリコン着膜のためにプラズマＣＶＤ
工程を通すために、ＣＶＤの還元雰囲気によって金導体
と基板とのオキサイドボンドが破壊され、ガラス基板と
金導体の密着強度が著しく低下して物理的力が加えられ
たとき剥がれてしまい、半導体素子のワイヤボンディン
グ法による実装ができない場合が生じるという問題点が
ある。
本発明は上記問題点を解決するためのもので、アモルフ
ァスシリコン着膜工程を経た後でも、ガラス基板に対す
る導体膜の密着強度を低下させることがなく半導体素子
の実装が可能なアモルファスシリコン密着型イメージセ
ンサの製造方法を提供することを目的とする。
ァスシリコン着膜工程を経た後でも、ガラス基板に対す
る導体膜の密着強度を低下させることがなく半導体素子
の実装が可能なアモルファスシリコン密着型イメージセ
ンサの製造方法を提供することを目的とする。
そのために本発明のアモルファスシリコン密着型イメー
ジセンサの製造方法は、メタロオーガニック金ペースト
を用いてスクリーン印刷および焼成によってガラス基板
上に導体回路を形成し、プラズマＣＶＤによりアモルフ
ァスシリコンを着膜させる工程を備えたアモルファスシ
リコン密着型イメージセンサの製造プロセスにおいて、
前記プラズマＣＶＤ工程前に導体回路上に保護ガラス層
を形成する工程と、プラズマＣＶＤ工程後に前記保護ガ
ラス層を除去する工程を備えたことを特徴とする。
ジセンサの製造方法は、メタロオーガニック金ペースト
を用いてスクリーン印刷および焼成によってガラス基板
上に導体回路を形成し、プラズマＣＶＤによりアモルフ
ァスシリコンを着膜させる工程を備えたアモルファスシ
リコン密着型イメージセンサの製造プロセスにおいて、
前記プラズマＣＶＤ工程前に導体回路上に保護ガラス層
を形成する工程と、プラズマＣＶＤ工程後に前記保護ガ
ラス層を除去する工程を備えたことを特徴とする。
本発明のアモルファスシリコン密着型イメージセンサの
製造方法は、メタロオーガニツタ金ペーストを用いてス
クリーン印刷および焼成によってガラス基板上に導体回
路を形成した後、プラズマＣＶＤ工程前に導体回路上に
保護ガラス層を形成し、プラズマＣＶＤ工程後に前記保
護ガラス層を除去することにより、アモルファスシリコ
ン着膜工程を通った後でもガラス基板に対する導体の密
着強度を低下させず、半導体素子の実装を行うことが可
能となる。
製造方法は、メタロオーガニツタ金ペーストを用いてス
クリーン印刷および焼成によってガラス基板上に導体回
路を形成した後、プラズマＣＶＤ工程前に導体回路上に
保護ガラス層を形成し、プラズマＣＶＤ工程後に前記保
護ガラス層を除去することにより、アモルファスシリコ
ン着膜工程を通った後でもガラス基板に対する導体の密
着強度を低下させず、半導体素子の実装を行うことが可
能となる。
以下、実施例を図面を参照して説明する。
第１図は本発明によるＣＶＤ工程前のイメージセンサ基
板の断面図で、１はガラス基板、２は金導体、３はクロ
ム電極、４は保護ガラス層である。
板の断面図で、１はガラス基板、２は金導体、３はクロ
ム電極、４は保護ガラス層である。
図において、ガラス基板１としては、例えば耐熱性に優
れたバリウムホウケイ酸ガラス基板を用い、このガラス
基板１上に１．５重量％のカルボン酸第二銅を添加して
均一に錬成したメタロオーガニック金ペーストをスクリ
ーン印刷し、７００℃の低温焼成を二回繰り返し、厚さ
０．６μｍの金導体膜２を形成する。この金導体膜２を
通常のフォトリソエツチングによりパターン形成した後
、センサー下部電極となるクロム電極３を真空蒸着法お
よびフォトリソエツチングにより形成する。
れたバリウムホウケイ酸ガラス基板を用い、このガラス
基板１上に１．５重量％のカルボン酸第二銅を添加して
均一に錬成したメタロオーガニック金ペーストをスクリ
ーン印刷し、７００℃の低温焼成を二回繰り返し、厚さ
０．６μｍの金導体膜２を形成する。この金導体膜２を
通常のフォトリソエツチングによりパターン形成した後
、センサー下部電極となるクロム電極３を真空蒸着法お
よびフォトリソエツチングにより形成する。
このようにして得られた回路の金導体膜２を覆うように
、鉛ホウケイ酸ガラスペーストのスクリーン印刷焼成に
より保護ガラスＮ４を形成する。この場合保護ガラス層
４の焼成温度が高いと、クロム電極３のブロッキング特
性が変化し、光が照射されたときとされないときの電極
間電流値の比が小さくなってしまい、センサー機能の劣
化を招くことになるので、これを防ぐために焼成温度は
５３０℃以下とすることが望ましい。本実施例ではピー
ク温度５００℃、ピーク時間９分、トータル５５分の焼
成サイクルで８〜１０μｍのガラス層４を形成しており
、鉛ホウケイ酸ガラスは、軟化点が３００〜５００℃程
度のものを使用するのが望ましい。なお保護ガラス層４
は、鉛ホウケイ酸ガラスに限定する必要はないが、鉛ガ
ラスであることが望ましい。
、鉛ホウケイ酸ガラスペーストのスクリーン印刷焼成に
より保護ガラスＮ４を形成する。この場合保護ガラス層
４の焼成温度が高いと、クロム電極３のブロッキング特
性が変化し、光が照射されたときとされないときの電極
間電流値の比が小さくなってしまい、センサー機能の劣
化を招くことになるので、これを防ぐために焼成温度は
５３０℃以下とすることが望ましい。本実施例ではピー
ク温度５００℃、ピーク時間９分、トータル５５分の焼
成サイクルで８〜１０μｍのガラス層４を形成しており
、鉛ホウケイ酸ガラスは、軟化点が３００〜５００℃程
度のものを使用するのが望ましい。なお保護ガラス層４
は、鉛ホウケイ酸ガラスに限定する必要はないが、鉛ガ
ラスであることが望ましい。
第２図は半導体素子実装工程後のイメージセンサ−の横
断面図で、５は半導体素子、６は金線、７は樹脂シール
、８はアモルファスシリコン、９はＩＴＯ透明電極であ
る。
断面図で、５は半導体素子、６は金線、７は樹脂シール
、８はアモルファスシリコン、９はＩＴＯ透明電極であ
る。
前述のようにして得られた基板に対して、プラズマＣＶ
Ｄによりアモルファスシリコン８を着膜し、さらにその
上部にスパンタタングによりシリコンＩＴＯ透明電極を
形成した後、ＩＴＯ電極のセンサ部分をレジストでカバ
ーし、前述の保護ガラス層４をエツチングにより除去す
る。
Ｄによりアモルファスシリコン８を着膜し、さらにその
上部にスパンタタングによりシリコンＩＴＯ透明電極を
形成した後、ＩＴＯ電極のセンサ部分をレジストでカバ
ーし、前述の保護ガラス層４をエツチングにより除去す
る。
本実施例で用いた鉛ホウケイ酸保護ガラスＮ４は酸化鉛
の含有率が高いため、アルカリおよび酸性水溶液両方に
溶解する。エツチング液としてＨＮＯ３：ＨＣＩ ：Ｈ
ｚ Ｏ＝１ ： １ ： ８ （容積比）を用い、エツ
チング時間は６０秒である。なお保護ガラス層のエツチ
ングと同時に、センサエリアの規定精度を上げるための
ＩＴＯ電極のエツチングを行うようにしてもよい。
の含有率が高いため、アルカリおよび酸性水溶液両方に
溶解する。エツチング液としてＨＮＯ３：ＨＣＩ ：Ｈ
ｚ Ｏ＝１ ： １ ： ８ （容積比）を用い、エツ
チング時間は６０秒である。なお保護ガラス層のエツチ
ングと同時に、センサエリアの規定精度を上げるための
ＩＴＯ電極のエツチングを行うようにしてもよい。
こうして、３０μｍφの金線６の引張り強度は８ｇ程度
とＣＶＤ工程前と同程度の強度が得られ、還元雰囲気で
密着強度が低下するという従来の問題点を解消すること
ができる。
とＣＶＤ工程前と同程度の強度が得られ、還元雰囲気で
密着強度が低下するという従来の問題点を解消すること
ができる。
以上のように本発明によるアモルファスシリコン密着型
イメージセンサの製造方法によれば、金属導体がガラス
層により保護されるので、アモルファスシリコン着膜後
でも基板と導体の密着強度が低下することな（、半導体
素子等の実装が可能になる。また、従来センサエリアを
精度良く規定するためにＩＴＯのエツチングが行われて
いるが、ＩＴＯは本発明のガラス層エツチング液でエツ
チングされるため、ＴＴＯ−ガラス同時エツチングする
ことも可能である。
イメージセンサの製造方法によれば、金属導体がガラス
層により保護されるので、アモルファスシリコン着膜後
でも基板と導体の密着強度が低下することな（、半導体
素子等の実装が可能になる。また、従来センサエリアを
精度良く規定するためにＩＴＯのエツチングが行われて
いるが、ＩＴＯは本発明のガラス層エツチング液でエツ
チングされるため、ＴＴＯ−ガラス同時エツチングする
ことも可能である。
第１図は本発明によるＣＶＤ工程前のイメージセンサ基
板の断面図、第２図は半導体素子実装工程後のイメージ
センサ−の横断面図である。 １・・・ガラス基板、２・・・金導体、３・・・クロム
電極、４・・・保護ガラスＮ ５・・・半導体素子、６
・・・金線、７・・・樹脂シール、８・・・アモルファ
スシリコン、９・・・ＩＴＯ透明電極。 出 願 人 冨士ゼロックス株式会社代理人 弁
理士 蛭 川 晶 信（外２名）第１図 第２図
板の断面図、第２図は半導体素子実装工程後のイメージ
センサ−の横断面図である。 １・・・ガラス基板、２・・・金導体、３・・・クロム
電極、４・・・保護ガラスＮ ５・・・半導体素子、６
・・・金線、７・・・樹脂シール、８・・・アモルファ
スシリコン、９・・・ＩＴＯ透明電極。 出 願 人 冨士ゼロックス株式会社代理人 弁
理士 蛭 川 晶 信（外２名）第１図 第２図
Claims (2)
- （１）メタロオーガニック金ペーストを用いてスクリー
ン印刷および焼成によってガラス基板上に導体回路を形
成し、プラズマＣＶＤによりアモルファスシリコンを着
膜させる工程を備えたアモルファスシリコン密着型イメ
ージセンサの製造プロセスにおいて、前記プラズマＣＶ
Ｄ工程前に導体回路上に保護ガラス層を形成する工程と
、プラズマＣＶＤ工程後に前記保護ガラス層を除去する
工程を備えたことを特徴とするアモルファスシリコン密
着型イメージセンサの製造方法。 - （２）前記保護ガラス層は軟化点３００〜５００℃の範
囲の鉛ホウケイ酸ガラスペーストのスクリーン印刷、焼
成により形成することを特徴とする特許請求の範囲第１
項記載のアモルファスシリコン密着型イメージセンサの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62009641A JPH0624237B2 (ja) | 1987-01-19 | 1987-01-19 | アモルフアスシリコン密着型イメ−ジセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62009641A JPH0624237B2 (ja) | 1987-01-19 | 1987-01-19 | アモルフアスシリコン密着型イメ−ジセンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63177552A true JPS63177552A (ja) | 1988-07-21 |
| JPH0624237B2 JPH0624237B2 (ja) | 1994-03-30 |
Family
ID=11725847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62009641A Expired - Lifetime JPH0624237B2 (ja) | 1987-01-19 | 1987-01-19 | アモルフアスシリコン密着型イメ−ジセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624237B2 (ja) |
-
1987
- 1987-01-19 JP JP62009641A patent/JPH0624237B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624237B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001595A (en) | Capacitive pressure sensor and method of manufacturing same | |
| EP0229426B1 (en) | Method of manufacturing a semiconductor device, in which a metallization with a thick connection electrode is provided on a semiconductor body | |
| JP2019153289A (ja) | タッチパネルの直接パターニング方法およびそのタッチパネル | |
| EP0256568A2 (en) | Process for obtaining thin-film circuits and passive circuit made by said process | |
| US5032694A (en) | Conductive film circuit and method of manufacturing the same | |
| CN113556882B (zh) | 透明电路板的制作方法以及透明电路板 | |
| US3449828A (en) | Method for producing circuit module | |
| JPH0624237B2 (ja) | アモルフアスシリコン密着型イメ−ジセンサの製造方法 | |
| JP2001201418A (ja) | 静電容量型半導体圧力センサ及びその製造方法 | |
| US6756138B1 (en) | Micro-electromechanical devices | |
| JPH01164044A (ja) | チップ実装方法 | |
| JP3068176B2 (ja) | Ｌｅｄ表示装置の製造方法 | |
| JPH10172806A (ja) | 温度センサ及びその製造方法 | |
| JPH05119706A (ja) | Ｌｅｄ表示装置の製造方法 | |
| JPH01220477A (ja) | 光電変換装置 | |
| JPH01246877A (ja) | 光電変換装置 | |
| US5196918A (en) | Integrated circuit device and method for manufacturing the same | |
| JPS60161686A (ja) | 薄膜非線形素子の製造方法 | |
| JP3019944U (ja) | 蛍光表示管 | |
| JPS60120518A (ja) | 導体層の形成方法 | |
| GB2065380A (en) | Electronic thin-film circuit and method of its fabrication | |
| JPH0738468B2 (ja) | 磁気抵抗素子の製造方法 | |
| JPS6189655A (ja) | 半導体装置およびその製造方法 | |
| EP0415343A2 (en) | Integrated circuit device and method for manufacturing the same | |
| JPS61158166A (ja) | 突起金属形成用基板の製造方法 |