JPS63178331A - デ−タテスト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ＩＩ） 本発明はデータテスト装置であって、タグ付データレジ
スタに供給されるデータを同時にテスト手段のテスト用
のレジスタに保持し、保持されたデータをテストしてタ
グを生成することにより、＾速処理を可能とする。

ＣｊｌＩ業上の利用分野〕 本発明はデータテスト装置に関し、入来するデータをテ
ストしてそのデータの内容を指示するタグを得、このタ
グを入来したデータに対応させて格納するデータテスト
装置に関する。

浮動小数点データの演算を行なう場合には、演算される
浮動小数点データの内容が非数、無限大。

零、非正規化数であるかどうかをテストして、非数、無
限大等をタグと呼ばれるコードで表わし、タグに応じて
浮動小数点データを処理している。

〔従来の技術〕

従来においては、ＣＰＵより演算装置に供給される複数
の浮動小数点データは順次タグ伺きレジスタのデータ格
納部に書き込まれ、このデータ格柄部より単一の浮動小
数点データが読み出されてテスト回路に供給され、テス
ト回路で生成されたタグが上記タグ付きレジスタのタグ
格納部に内き込まれる。

〔発明が解決しようとする問題点〕

上記の従来装置ではタグ付きレジスタより浮動小数デー
タを読み出し、また生成されたタグをタグ付きレジスタ
に書き込まなければならないため、浮動小数データをタ
グ付きレジスタに書き込むことも含めると、単一の浮動
小数点データにつき３回タグ付きレジスタをアクセスし
なければならず、アクセス回数が多いだけ処理速度が遅
いという問題点があった。

本発明は上記の点に鑑みてなされたもので、処理速度が
高速のデータテスト装置番提供することを目的とする。

〔問題点を解決するための手段〕

本発明のデータテスト装置は、データ格納部（１１ａ）
に供給され格納されるデータを同時に保持するテスト用
のレジスタ（２４）を有し、テスト用のレジスタ（２４
）に保持されたデータをテストして得られるタグを該タ
グ格納部（１１ｂ）に供給するテスト手段（１２）を有
する。

〔作用） 本発明においては、外部よりのデータがデータ格納部に
格納されると同時にテスト用のレジスタに保持されるた
め、テストの際にデータ格納部よりデータを読み出す必
要がなく、タグ付データレジスタのアクセス回数が減る
。

（実施例） 第１図は本発明装置の一実施例のブロック系統図を示す
。

同図中、端子１０はバスインターフェース回路（図示せ
ず）を介してＣＰＬＩ　（図示せず）に接続されており
、ＣＰＵより端子１０に入来した例えば浮動小数点デー
タはタグ付きデータレジスタ１１及びテスト回路１２に
供給される。タグ付きデータレジスタはデータ格納部１
１ａどタグ格納部１１ｂとで構成されている。データ格
納部１１ａ。

タグ格納部１１ｂ夫々の格納するデータ数、タグ数は同
数で互いに１対１で対応している。上記の端子１０より
のデータはデータ格納部１１ａの指定された位置に格納
される。

テスト回路１２は第２図に示す構成である。同図中、端
子２０には浮動小数点データ例えば１５ビツトの指数デ
ータ及び６４ビツトの仮数データがパラレルに入来し、
端子２１には制御用信号が入来し、端子２２にはクロッ
ク信号が入来する。

ライトコントローラ２３はデータ書き込み制御信号が供
給されると、クロック信号に同期して指数データ及び仮
数データをテスト用一時レジスタ２４に供給し白き込む
。上記のデータ書き込み制御信号は第１図示のデータ格
納部１１ａへの書き込み制御信号でもあるので、端子１
０より入来した浮動小数データはデータ格納部１１ａに
書き込まれると同時にテスト用一時レジスタ２４に書き
込まれ保持される。

テスト用一時レジスタ２４に保持された浮動小数点デー
タのうち指数データは全９１１テスト回路２５及び零テ
スト回路２６夫々に供給される。

全７１７テスト回路２５は指数データが全ビット１１７
であるかどうかをテストし、そのテスト結果をタグ生成
回路２７に供給する。また零テスト回路２６は指数デー
タの値が零であるかどうかをテストし、そのテスト結果
をタグ生成回路２７に供給する。

また、テスト用一時レジスタ２４に書き込まれた浮動小
数データのうち仮数データはＭＳＢが零テスト回路２８
に供給され、ＭＳ８以外の仮数データは零テスト回路２
９に供給される。零テスト回路２９はＭＳＢ以外の仮数
データの値が零であるかどうかをテストし、そのテスト
結果を零テスト回路２８及び第２図には示されてない他
回路に供給する。零テスト回路２８は仮数データのＭＳ
Ｂ及び零デスト回路２９のテスト結果から仮数データの
値が零であるかどうかをテストし、そのテスト結果をタ
グ生成回路２７に供給する。

タグ生成回路２７は上記全ｖ１ｖテスト回路２５及び零
テスト回路２６，２８．２９夫々のテスト結果より、浮
動小数点データが非数、無限大。

零、非正規化数等であることを指示するコードとしての
タグを生成する。このタグはリードコントローラ３０に
供給される。

リードコントローラ３０は端子２１．２２夫々よりタグ
読み出し制御信号及びクロック信号を供給されると、ク
ロック信号に同期してタグ生成回路２７よりのタグを読
み出し端子３１より出力する。端子３１より出力された
タグは第１図示のタグ付きデータレジスタ１１のタグ格
納部１１ｂに供給されて書き込まれる。

このように、外部より供給されるデータはデータ格納部
１１ａに格納されると同時にテスト回路１２内のテスト
用一時レジスタ２４に保持されるので、テスト時にデー
タ格納部１１ａよりデータを読み出す必要がなくタグ付
データレジスタ１１をアクセスする回数が減少し、その
分だけ高速に処理を行なうことができる。

〔発明の効果〕

上述の如く、本発明のデータアスト装置によればタグ生
成の処理を高速化することができ、実用上極めて有用で
ある。

【図面の簡単な説明】

第１図は本発明装置の一実施例のブロック系統図、 第２図は第１図示のテスト回路の一実施例のブロック系
統図である。 図中において、 １１はタグ付きデータレジスタ、 丁２はテスト回路、 ２４はテスト用一時レジスタ、 ２５は全７１７テスト回路、 ２６．２８．２９は零テスト回路、 ２７はタグ生成回路である。

Claims (1)

1. 【特許請求の範囲】 外部より供給されてタグ付きデータレジスタ（１１）の
   データ格納部（１１ａ）に格納されたデータをテストし
   て、該データの内容を指示するタグを生成し該データレ
   ジスタ（１１）のタグ格納部（１１ｂ）に該データに対
   応させて格納するデータテスト装置において、 該データ格納部（１１ａ）に供給され格納されるデータ
   を同時に保持するテスト用のレジスタ（２４）を有し、
   該テスト用のレジスタ（２４）に保持されたデータをテ
   ストして得られるタグを該タグ格納部（１１ｂ）に供給
   するテスト手段（１２）を有することを特徴とするデー
   タテスト装置。