JPS63180995A - ウインドウ画面形成装置 - Google Patents
ウインドウ画面形成装置Info
- Publication number
- JPS63180995A JPS63180995A JP62011404A JP1140487A JPS63180995A JP S63180995 A JPS63180995 A JP S63180995A JP 62011404 A JP62011404 A JP 62011404A JP 1140487 A JP1140487 A JP 1140487A JP S63180995 A JPS63180995 A JP S63180995A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- image memory
- screen
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像メモリを有するグラフィックCRTディ
スプレイ装置において、高速描画を維持しながら高速、
柔転にウィンドウ画面を形成する画面形成装置に関する
。
スプレイ装置において、高速描画を維持しながら高速、
柔転にウィンドウ画面を形成する画面形成装置に関する
。
従来、この種のグラフィックCRTディスプレイ装置と
して、例えば第5図に示すものが知られている。同図に
おいて、1は画像メモリ、2は画像メモリの入出力側脚
部、7はCRTモニタ、8は画像メモリよシ読み出した
表示用データを処理する部分、9は図形発生装置、10
は表示用スキャンアドレス発生部、PAは描画用X、Y
座標、PDは描画用データ、PCは描画制御信号、DA
は表示用X、Y座標、MAは画像メモリアドレスバス、
MBは画像メモリ制御信号、MDは画像メモリデータバ
ス、RDは表示読み出しデータ、DoはCRTモニタ表
示データである。
して、例えば第5図に示すものが知られている。同図に
おいて、1は画像メモリ、2は画像メモリの入出力側脚
部、7はCRTモニタ、8は画像メモリよシ読み出した
表示用データを処理する部分、9は図形発生装置、10
は表示用スキャンアドレス発生部、PAは描画用X、Y
座標、PDは描画用データ、PCは描画制御信号、DA
は表示用X、Y座標、MAは画像メモリアドレスバス、
MBは画像メモリ制御信号、MDは画像メモリデータバ
ス、RDは表示読み出しデータ、DoはCRTモニタ表
示データである。
第5図に示すようなX、Y直交座標系画像メモリを持つ
ラスクスキャンCRTディスプレイ装置は、各種の図形
発生命令が図形発生装置9に伝えられると、命令に応じ
た図形のピクセル(画素)データが発生され、これが描
画すべきX、Y座標とともに画像メモリ入出力制御部2
へ送られて画像メモリ1に描画される。
ラスクスキャンCRTディスプレイ装置は、各種の図形
発生命令が図形発生装置9に伝えられると、命令に応じ
た図形のピクセル(画素)データが発生され、これが描
画すべきX、Y座標とともに画像メモリ入出力制御部2
へ送られて画像メモリ1に描画される。
CRTモニタ表示面7Aは第6図(イ)に示すように、
X、Y直交座標系を持ち、各交点はCRTモニタ表示面
7A上の1ビクセルに対応する。
X、Y直交座標系を持ち、各交点はCRTモニタ表示面
7A上の1ビクセルに対応する。
画像メモリ1の座標は、CRTモニタ表示面7Aの座標
のY座標を逆にとった方向に第6図(ロ)の如く割り付
けられ、CRTモニタ表示[Tr7Aの座標交点群以上
の交点群を持ち、各交点は記憶素子により構成される。
のY座標を逆にとった方向に第6図(ロ)の如く割り付
けられ、CRTモニタ表示[Tr7Aの座標交点群以上
の交点群を持ち、各交点は記憶素子により構成される。
画像メモリ1への描画(図形を描画するための読み出し
、書き込み動作)は、1交点或いは複数交点単位で行な
われ、画像メモリ1内の図形データのCRTモニタ表示
面7Aへの表示は、画像メモリ1中の表示開始座標ST
から表示終了座標EDまでの矩形領域をMSCの方向で
順次読み出し、CRTモニタ表示面ZA上のC8Cの方
向にスキャンすることで表示動作が行なわれる。
、書き込み動作)は、1交点或いは複数交点単位で行な
われ、画像メモリ1内の図形データのCRTモニタ表示
面7Aへの表示は、画像メモリ1中の表示開始座標ST
から表示終了座標EDまでの矩形領域をMSCの方向で
順次読み出し、CRTモニタ表示面ZA上のC8Cの方
向にスキャンすることで表示動作が行なわれる。
近年、画像メモリ用記憶素子(ダイナミック・ランダム
・アクセス・メモリ)の著しい進歩によシ、ランダムな
アクセスボートと10−(1行)分のデータをシリアル
に出力するボートの2ボートを有するマルチボート・ダ
イナミック・ランダム・アクセス・メモリ(以下、マル
チポートDRAMと呼ぶ。)が市販されるに至シ、今ま
での約2倍の速度で高速描画ができるようになった。な
お、マルチポートDRAMは第7図に示されるように、
ローアドレスおよびカラムアドレスによってアクセスさ
れるメモリセル11と、ランダムアクセスデータバスA
DBと、10−分のデータバスRDBと、シフトレジス
タ12とから構成される。SCLはシリアル出力り四ツ
ク、SOはシリアル出力である。
・アクセス・メモリ)の著しい進歩によシ、ランダムな
アクセスボートと10−(1行)分のデータをシリアル
に出力するボートの2ボートを有するマルチボート・ダ
イナミック・ランダム・アクセス・メモリ(以下、マル
チポートDRAMと呼ぶ。)が市販されるに至シ、今ま
での約2倍の速度で高速描画ができるようになった。な
お、マルチポートDRAMは第7図に示されるように、
ローアドレスおよびカラムアドレスによってアクセスさ
れるメモリセル11と、ランダムアクセスデータバスA
DBと、10−分のデータバスRDBと、シフトレジス
タ12とから構成される。SCLはシリアル出力り四ツ
ク、SOはシリアル出力である。
画像メモリとしてマルチポートDRAMを用いた場合の
動作例を第8図に示す。これは、同図(ハ)の如くデー
タトランスファサイクル(DT)、リフレッシュサイク
ル(RF)、および描画サイクル(DW)の3サイクル
の組み合せから構成される。第一のデータトランスファ
サイクルは、マルチボートDRAMがメモリセル11の
10−分のデータをシフトレジスタ12へ転送するため
のサイクルである。シフトレジスタに転送されたデータ
は表示データであるから、第8図(ロ)の水平ブランキ
ング信号HBの立ち上シ以前にデータトランスファサイ
クルを行ない、表示データを予めシフトレジスタ12に
転送しておく必要がある。
動作例を第8図に示す。これは、同図(ハ)の如くデー
タトランスファサイクル(DT)、リフレッシュサイク
ル(RF)、および描画サイクル(DW)の3サイクル
の組み合せから構成される。第一のデータトランスファ
サイクルは、マルチボートDRAMがメモリセル11の
10−分のデータをシフトレジスタ12へ転送するため
のサイクルである。シフトレジスタに転送されたデータ
は表示データであるから、第8図(ロ)の水平ブランキ
ング信号HBの立ち上シ以前にデータトランスファサイ
クルを行ない、表示データを予めシフトレジスタ12に
転送しておく必要がある。
その後、水平ブランキング信号HBがディスイネーブル
の期間中に、表示読み出しデータRDが第8図(ニ)の
如く出力される。第二のリフレッシュサイクルは、メモ
リセル11がダイナミック記憶素子で構成されるため、
そのリフレッシュ動作を行なう期間である。通常、リフ
レッシュサイクルは、第8図(イ)の水平同期信号H8
の立ち下シから立ち上シまでの期間中に、数サイクル行
なわれる。また、第三の描画サイクルは上記2サイ。
の期間中に、表示読み出しデータRDが第8図(ニ)の
如く出力される。第二のリフレッシュサイクルは、メモ
リセル11がダイナミック記憶素子で構成されるため、
そのリフレッシュ動作を行なう期間である。通常、リフ
レッシュサイクルは、第8図(イ)の水平同期信号H8
の立ち下シから立ち上シまでの期間中に、数サイクル行
なわれる。また、第三の描画サイクルは上記2サイ。
クル以外の期間でラシ、ランダム・アクセスポートを使
用して画像メモリ1内のデータを読み出したり、新しい
データを書き込むためのサイクルである。
用して画像メモリ1内のデータを読み出したり、新しい
データを書き込むためのサイクルである。
以上述べてきたような、第8図(ハ)に示される画像メ
モリサイクルMSをもつグラフィックCRTディスプレ
イ装置において、表示座標を変化させてウィンドウ画面
を作成する場合、画面が切り替わる直前にデータトラン
スファサイクルを行ない、表示データを切り替えれば実
現できる。ところで、表示読み出しデータRDが画像メ
モリ1の1サイクル分と同じ時間間隔でシフトレジスタ
12よ多出力され、かつ表示読み出しデータRDが1ビ
クセル幅で構成されていれば、ウィンドウ画面を任意の
1ビクセル単位のX、Y座標で作成することができる。
モリサイクルMSをもつグラフィックCRTディスプレ
イ装置において、表示座標を変化させてウィンドウ画面
を作成する場合、画面が切り替わる直前にデータトラン
スファサイクルを行ない、表示データを切り替えれば実
現できる。ところで、表示読み出しデータRDが画像メ
モリ1の1サイクル分と同じ時間間隔でシフトレジスタ
12よ多出力され、かつ表示読み出しデータRDが1ビ
クセル幅で構成されていれば、ウィンドウ画面を任意の
1ビクセル単位のX、Y座標で作成することができる。
しかるに、通常の表示読み出しデータRDは、画像メモ
リ1の1サイクル分に比べて数分の1〜10分の1程度
の時間間隔でシフトレジスタ12よ多出力され、かつ表
示読み出しデータRDが複数ビクセル幅で構成されるの
が普通である。このため、第9図(イ)で示されるよう
に、水平ブランキング信号のディスイネーブル期間中に
データトランスファサイクルDTを挿入すると、表示読
み出しデータは第9図(ロ)に斜線で示すように、ある
一定の離散的なタイミングでしか切り替えられないこと
になる。この一定の離散的なタイミングは、第9図(ハ
)に示すCRTモニタ表示面7A上では数ピクセルのX
、Y座標間隔WIに相当し、このような方法では任意の
1ピクセル単位のX、Y座標でウィンドウ画面WDを作
成できないという問題がある。
リ1の1サイクル分に比べて数分の1〜10分の1程度
の時間間隔でシフトレジスタ12よ多出力され、かつ表
示読み出しデータRDが複数ビクセル幅で構成されるの
が普通である。このため、第9図(イ)で示されるよう
に、水平ブランキング信号のディスイネーブル期間中に
データトランスファサイクルDTを挿入すると、表示読
み出しデータは第9図(ロ)に斜線で示すように、ある
一定の離散的なタイミングでしか切り替えられないこと
になる。この一定の離散的なタイミングは、第9図(ハ
)に示すCRTモニタ表示面7A上では数ピクセルのX
、Y座標間隔WIに相当し、このような方法では任意の
1ピクセル単位のX、Y座標でウィンドウ画面WDを作
成できないという問題がある。
したがって、本発明はマルチポートDRAMで構成され
た画像メモリを持つグラフィックCRTディスプレイ装
置において、任意の1ビクセル単位のX、Y座標でウィ
ンドウ画面を構成することが可能な画面形成装置を提供
することを目的とする。
た画像メモリを持つグラフィックCRTディスプレイ装
置において、任意の1ビクセル単位のX、Y座標でウィ
ンドウ画面を構成することが可能な画面形成装置を提供
することを目的とする。
各々が同じ内容の画像データを複数両面分格納しこれを
複数画素単位で出力する2つのマルチボートDRAMと
、現時点で表示すべきデータを一方のDRAMから読み
出すと−もに、該データにかえて新たに表示すべきデー
タを他方のDRAMから読み出すメモリ制御部と、現時
点で表示すべき複数画素単位のデータをその任意画素位
置から新たなデータに切り替えるデータ切替回路とを設
ける。
複数画素単位で出力する2つのマルチボートDRAMと
、現時点で表示すべきデータを一方のDRAMから読み
出すと−もに、該データにかえて新たに表示すべきデー
タを他方のDRAMから読み出すメモリ制御部と、現時
点で表示すべき複数画素単位のデータをその任意画素位
置から新たなデータに切り替えるデータ切替回路とを設
ける。
同一内容の画像データを格納する画像メモリを2つ設け
、それぞれの画像メモリから読み出された表示すべき2
つの画面の境界データが同時に存在しうる状態を作シ出
し、上記データ切替回路によシこの2つの境界データ中
から表示に必要なデータを切り替えるととによシ、1ピ
クセル単位のX、Y座標でウィンドウ画面を構成できる
ようにする。
、それぞれの画像メモリから読み出された表示すべき2
つの画面の境界データが同時に存在しうる状態を作シ出
し、上記データ切替回路によシこの2つの境界データ中
から表示に必要なデータを切り替えるととによシ、1ピ
クセル単位のX、Y座標でウィンドウ画面を構成できる
ようにする。
第1図は本発明の実施例を示す構成図、第2図はその動
作を賜明するための動作波形図、第3図はデータ切替回
路の具体例を示す回路図、第4図はその動作を説明する
ための説明図である。なお、第1図において、IA、I
BはマルチポートDRAMからなる画像メモリ、2は画
像メモリの人出力制御部、5A、3Bはラッチ、4A、
4B、4Cはセレクタ、5はバレルシ7り、6はデータ
切替回路である。
作を賜明するための動作波形図、第3図はデータ切替回
路の具体例を示す回路図、第4図はその動作を説明する
ための説明図である。なお、第1図において、IA、I
BはマルチポートDRAMからなる画像メモリ、2は画
像メモリの人出力制御部、5A、3Bはラッチ、4A、
4B、4Cはセレクタ、5はバレルシ7り、6はデータ
切替回路である。
画像メモリ入出力制御部2は、2つの画像メモIJIA
、IBを画像メモリアドレスバスMA上のアドレス、画
像メモリデータバスMD上のデータおよび画像メモリ制
御信号MCによシ、描画やデータトランスファサイクル
等を実行する。2つの画像メモ1JIA、IBKは同一
内容のデータが記憶されておシ、どちらからでも同じ表
示データが得られる。また、表示読み出しデータRD1
.RD2は、画像メモリサイクルMSの時間間隔よシ短
時間で画像メモリよシ読み出され、かつ複数ビクセル幅
で構成されているものとする。
、IBを画像メモリアドレスバスMA上のアドレス、画
像メモリデータバスMD上のデータおよび画像メモリ制
御信号MCによシ、描画やデータトランスファサイクル
等を実行する。2つの画像メモ1JIA、IBKは同一
内容のデータが記憶されておシ、どちらからでも同じ表
示データが得られる。また、表示読み出しデータRD1
.RD2は、画像メモリサイクルMSの時間間隔よシ短
時間で画像メモリよシ読み出され、かつ複数ビクセル幅
で構成されているものとする。
今、第2図に示すように画像メモリ1A中の画面(n−
1)を表示中であるとすると、画像メモリ1人よシ読み
出された表示データRD1は、セレクタ4にでセレクト
後、バレルシフタ5に供給される(第2図(ロ)および
(ニ)のり、β照)。
1)を表示中であるとすると、画像メモリ1人よシ読み
出された表示データRD1は、セレクタ4にでセレクト
後、バレルシフタ5に供給される(第2図(ロ)および
(ニ)のり、β照)。
一方、表示読み出しデータRD1を、ラッチ3Aによシ
表示読み出しクロックDCLの1クロック分だけ遅延し
たデータはセレクタ4Cでセレクトされ、同じくバレル
シフタ5に供給される(第2図(ハ)および(ニ)OD
A参照)。バレルシフタ5は、ウィンドウの切出し位置
からX座標方向に1ビクセル単位に表示データをスクロ
ールさせるもので、その出力はデータ切替回路6に与え
られる。データ切替回路6は画面が切り替わる時の境界
データを処理するものであシ、画面の境界以外では何も
処理しない。そして、データ切替回路6より表示出力デ
ータD。が出力され、CRTモニタに画面(n−1)が
順次表示されていく。
表示読み出しクロックDCLの1クロック分だけ遅延し
たデータはセレクタ4Cでセレクトされ、同じくバレル
シフタ5に供給される(第2図(ハ)および(ニ)OD
A参照)。バレルシフタ5は、ウィンドウの切出し位置
からX座標方向に1ビクセル単位に表示データをスクロ
ールさせるもので、その出力はデータ切替回路6に与え
られる。データ切替回路6は画面が切り替わる時の境界
データを処理するものであシ、画面の境界以外では何も
処理しない。そして、データ切替回路6より表示出力デ
ータD。が出力され、CRTモニタに画面(n−1)が
順次表示されていく。
次に、第2図に示すように、あるX、Y座標で別の画面
Cn)を表示する場合、画面(n)の表示開始直前の画
像メモリサイクルMSに第2図(イ)の如くデータトラ
ンスファサイクルDTを挿入し、画像メモリ1Bのマル
チポートDRAM中のシフトレジスタ中に、画面(n)
の表示読み出しデータを転送する。その後、画面(n)
の表示読み出しデータは、画面(n−1)との境界にお
いて、表示開始時期が表示読み出しクロックDCLの周
期幅でタイミング調整され、表示読み出しクロックの周
期幅の時間だけ、同時に表示読み出しデータが存在する
タイミングでシフトレジスタよシ出力される。この画面
(n)の表示読み出しデータはセレクタ4BK供給され
、と〜でセレクトされた後データ切替回路6に供給され
る。第6図にデータ切替回路乙の構成を示す。データ切
替回路6は第3図の如く、アンドゲートAN、オアゲー
)OR,ノットゲートNT、ナントゲートNA等よシ成
シ、現在表示すべきデータ(背景データ)を信号81〜
Snによって、新たなデータ(ウィンドウデータ)Dn
+1〜D2n と入れ替えるためのもので、第4図に信
号S2のみを′1″とすることにより、データD2〜D
nをDfi+1〜D2nに入れ替えた例を示している。
Cn)を表示する場合、画面(n)の表示開始直前の画
像メモリサイクルMSに第2図(イ)の如くデータトラ
ンスファサイクルDTを挿入し、画像メモリ1Bのマル
チポートDRAM中のシフトレジスタ中に、画面(n)
の表示読み出しデータを転送する。その後、画面(n)
の表示読み出しデータは、画面(n−1)との境界にお
いて、表示開始時期が表示読み出しクロックDCLの周
期幅でタイミング調整され、表示読み出しクロックの周
期幅の時間だけ、同時に表示読み出しデータが存在する
タイミングでシフトレジスタよシ出力される。この画面
(n)の表示読み出しデータはセレクタ4BK供給され
、と〜でセレクトされた後データ切替回路6に供給され
る。第6図にデータ切替回路乙の構成を示す。データ切
替回路6は第3図の如く、アンドゲートAN、オアゲー
)OR,ノットゲートNT、ナントゲートNA等よシ成
シ、現在表示すべきデータ(背景データ)を信号81〜
Snによって、新たなデータ(ウィンドウデータ)Dn
+1〜D2n と入れ替えるためのもので、第4図に信
号S2のみを′1″とすることにより、データD2〜D
nをDfi+1〜D2nに入れ替えた例を示している。
なお、このデータ切替回路6は画面が切り替わる時のみ
動作し、次の画面(n)の表示読み出しデータRD2が
出力されると動作を停止する。この画面(n)の次の表
示読み出しデータRD2はセレクタ4Cに供給され、と
−でセレクトの後バレルシフタ5に供給される。一方、
表示読み出しデータRD2を、ラッチ3Bによシ表示読
み出しクロックDCLの1クロック分だけ遅延したデー
タはセレクタ4人でセレクトされ、同じくバレルシフタ
5に供給されてX座標方向に1ビクセル単位に表示デー
タをスクロールさせた後、データ切替回路6を通して表
示出力データDoとして出力される。これによってCR
Tモニタでは画面(n−1)に替わって画面(n)が順
次表示されていく。なお、データのスフ四−ルが不要な
ときは、バレルシフタは省略されることになる。
動作し、次の画面(n)の表示読み出しデータRD2が
出力されると動作を停止する。この画面(n)の次の表
示読み出しデータRD2はセレクタ4Cに供給され、と
−でセレクトの後バレルシフタ5に供給される。一方、
表示読み出しデータRD2を、ラッチ3Bによシ表示読
み出しクロックDCLの1クロック分だけ遅延したデー
タはセレクタ4人でセレクトされ、同じくバレルシフタ
5に供給されてX座標方向に1ビクセル単位に表示デー
タをスクロールさせた後、データ切替回路6を通して表
示出力データDoとして出力される。これによってCR
Tモニタでは画面(n−1)に替わって画面(n)が順
次表示されていく。なお、データのスフ四−ルが不要な
ときは、バレルシフタは省略されることになる。
このようにして、画面の切り替えをX座標方向に1ピク
セル単位で行なうことができる。また、X座標方向に任
意の数だけ画面を切り替えたいときは、この方法を画像
メモリ1人と画像メモリ1Bに対して交互に適用すると
とによシ、実現可能である。
セル単位で行なうことができる。また、X座標方向に任
意の数だけ画面を切り替えたいときは、この方法を画像
メモリ1人と画像メモリ1Bに対して交互に適用すると
とによシ、実現可能である。
本発明によれば、画像メモリをマルチボートDRAMで
構成したグラフィックCRTディスプレイシステムにお
いて、同一内容の画像データを持つ画像メモリを2つ設
けるとともに、それぞれの画像メモリよシ読み出された
表示すべき2つの画面の境界データを同時に存在させ、
この2つの境界データ中から表示に必要なデータを入れ
替える回路を設けるようにしたので、X、Y座標方向に
1ピクセル単位で任意に画面を切り替えることが可能と
なシ、ウィンドウ画面をCRTモニタ上で自由に作成で
きるという効果が得られる。
構成したグラフィックCRTディスプレイシステムにお
いて、同一内容の画像データを持つ画像メモリを2つ設
けるとともに、それぞれの画像メモリよシ読み出された
表示すべき2つの画面の境界データを同時に存在させ、
この2つの境界データ中から表示に必要なデータを入れ
替える回路を設けるようにしたので、X、Y座標方向に
1ピクセル単位で任意に画面を切り替えることが可能と
なシ、ウィンドウ画面をCRTモニタ上で自由に作成で
きるという効果が得られる。
第1図は本発明の実施例を示す構成図、第2図はその動
作を説明するための動作波形図、第3図はデータ切替回
路の具体例を示す回路図、第4図はその動作を説明する
ための説明図、第5図は一般的なCRTディスプレイ装
置を示す構成図、第6図はcRTモニタのスキャン方向
と画像メモリの座標との関係を説明するための説明図、
第7図はマルチボートDRAMを示す構成図、第8図は
画像メモリサイクルを説明するための説明図、第9図は
従来のウィンドウ発生方法を説明するための説明図であ
る。 符号説明 1、IA、’IB・・・・・・画像メモリ、2・・・・
・・画像メモリ入出力制御部、3A、3B・・・・・・
ラッチ、4A。 4B、4C・・・・・・セレクタ、5・・・・・・バレ
ルシフタ、6・・・・・・データ切替回路、7・・・・
・・CRTモニタ、7A・・・・・・表示面、8・・・
・・・表示用データ処理部、9・・・・・・図形発生装
置、10・・・・・・表示用スキャン座標発生部、11
・・・・・・メモリセル、12・・・・・・シフトレジ
スタ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 1 図 Y 口 で
11笥3図 剪 4 図 第 6 図 (ロ) 甫 7図 力うム アF゛レフ
作を説明するための動作波形図、第3図はデータ切替回
路の具体例を示す回路図、第4図はその動作を説明する
ための説明図、第5図は一般的なCRTディスプレイ装
置を示す構成図、第6図はcRTモニタのスキャン方向
と画像メモリの座標との関係を説明するための説明図、
第7図はマルチボートDRAMを示す構成図、第8図は
画像メモリサイクルを説明するための説明図、第9図は
従来のウィンドウ発生方法を説明するための説明図であ
る。 符号説明 1、IA、’IB・・・・・・画像メモリ、2・・・・
・・画像メモリ入出力制御部、3A、3B・・・・・・
ラッチ、4A。 4B、4C・・・・・・セレクタ、5・・・・・・バレ
ルシフタ、6・・・・・・データ切替回路、7・・・・
・・CRTモニタ、7A・・・・・・表示面、8・・・
・・・表示用データ処理部、9・・・・・・図形発生装
置、10・・・・・・表示用スキャン座標発生部、11
・・・・・・メモリセル、12・・・・・・シフトレジ
スタ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 1 図 Y 口 で
11笥3図 剪 4 図 第 6 図 (ロ) 甫 7図 力うム アF゛レフ
Claims (1)
- 【特許請求の範囲】 各々が同じ内容の画像データを複数画面分格納しこれを
複数画素単位で出力する2つのマルチポートDRAMと
、 現時点で表示すべきデータを一方のDRAMから読み出
すとゝもに、該データにかえて新たに表示すべきデータ
を他方のDRAMから読み出すメモリ制御部と、 現時点で表示すべき複数画素単位のデータをその任意画
素位置から新たなデータに切り替えるデータ切替回路と
、 を備え、表示画面内の任意の位置に少なくとも1つのウ
ィンドウ画面を形成することを特徴とするウィンドウ画
面形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011404A JPS63180995A (ja) | 1987-01-22 | 1987-01-22 | ウインドウ画面形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011404A JPS63180995A (ja) | 1987-01-22 | 1987-01-22 | ウインドウ画面形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63180995A true JPS63180995A (ja) | 1988-07-26 |
Family
ID=11777081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62011404A Pending JPS63180995A (ja) | 1987-01-22 | 1987-01-22 | ウインドウ画面形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180995A (ja) |
-
1987
- 1987-01-22 JP JP62011404A patent/JPS63180995A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100279039B1 (ko) | 개선된 메모리 구조, 장치, 시스템 및 이를 사용하는 방법 | |
| US4755810A (en) | Frame buffer memory | |
| KR950010570B1 (ko) | 멀티포오트메모리 | |
| JP3198116B2 (ja) | ブロック書き込み機能を支援する処理システム | |
| EP0398510B1 (en) | Video random access memory | |
| US4670752A (en) | Hard-wired circuit for handling screen windows | |
| JPH035991A (ja) | 2重ポートvramメモリ | |
| JPH0141994B2 (ja) | ||
| JPH0355832B2 (ja) | ||
| JPH03156576A (ja) | 図形処理システム | |
| JPS61288240A (ja) | 半導体記憶装置 | |
| JPH067304B2 (ja) | 図形処理装置 | |
| JP2931412B2 (ja) | 連続ページランダムアクセスメモリと、連続ページランダムアクセスメモリを使用するシステムおよび方法 | |
| JPH01283676A (ja) | ウインドウ画像データの読出処理方式 | |
| JP2843163B2 (ja) | マルチポートdram | |
| JPH08211849A (ja) | 表示制御装置 | |
| JPH0547174A (ja) | マルチポートメモリ | |
| JPH0361199B2 (ja) | ||
| JPS6252874B2 (ja) | ||
| JPS63292494A (ja) | 半導体メモリ | |
| EP0229986A2 (en) | Cursor circuit for a dual port memory | |
| JPH0443594B2 (ja) | ||
| JP2695265B2 (ja) | マルチポートメモリ | |
| JPH08202324A (ja) | 画像データ記憶制御装置 | |
| JPS6132136A (ja) | 画像表示装置 |