JPS63181422A - 窒化チタン膜の形成方法 - Google Patents
窒化チタン膜の形成方法Info
- Publication number
- JPS63181422A JPS63181422A JP62014537A JP1453787A JPS63181422A JP S63181422 A JPS63181422 A JP S63181422A JP 62014537 A JP62014537 A JP 62014537A JP 1453787 A JP1453787 A JP 1453787A JP S63181422 A JPS63181422 A JP S63181422A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- ions
- tin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路製造プロセス等で用いられる窒
化チタン膜の形成方法に関するものである。
化チタン膜の形成方法に関するものである。
従来の技術
窒化チタン（ＴｉＮ）や硅化チタン（ＴｉＳｉり等のチ
タンを含む薄膜は高密度集積回路の低抵抗ゲート材料、
配線材料等への応用が期待され、研究が進められている
。とりわけＴｉＮ はＡＩｌ等の金属に対して良好な拡
散バリア、エレクトロマイグレーション阻止材料となり
、ＴｉＳｉ工は極めてシート抵抗が低く、拡散層のシー
ト抵抗の低減、配線金属と拡散層間のコンタクト抵抗低
減に役立つものと期待されている。
タンを含む薄膜は高密度集積回路の低抵抗ゲート材料、
配線材料等への応用が期待され、研究が進められている
。とりわけＴｉＮ はＡＩｌ等の金属に対して良好な拡
散バリア、エレクトロマイグレーション阻止材料となり
、ＴｉＳｉ工は極めてシート抵抗が低く、拡散層のシー
ト抵抗の低減、配線金属と拡散層間のコンタクト抵抗低
減に役立つものと期待されている。
ＴｉＮとＴｉＳｉ の２層構造を用いた従来のシリサ
イド化接合ＭＯ５）ランジスタの形成方法について第４
図ａ−ｅを用いて説明する。まず、周知のＭＯ３型集積
回路プロセスによゆ第４図ａに示すＭＯ３構造をシリコ
ン基板１上に形成する。リンドープしたポリシリコンゲ
ート２はＣＶＤ酸化膜３をマスクとして形成され、その
側壁はスペーサ酸化膜４で覆われている。５はゲート酸
化膜、６はソース及びドレイン領域、７は素子間分離の
だめの酸化膜領域である。次にＴｉ をスパッタ法また
は電子ビーム蒸着法により堆積し、数１００人のＴｉ薄
膜８を形成し、Ａｒ等の不活性ガス中にて１ｏＯｏ℃前
後で熱処理し、シリコン表面の出ているソース・ドレイ
ン拡散領域６でＴｉ とシリコンとを反応させ、シリサ
イド領域９を形成する（第４図ｂ）。次にこの基板をＴ
ｉ のエツチング液（例えばＮＨ４ＯＨ＋２Ｈ２ｏ２＋
Ｈ２０）中で処理すると未反応のＴｉはすべてエツチン
グされ、シリサイド化された領域にのみチタンシリサイ
ドＴｉＳｉ、Ｃ９が残りシリサイド化接合６Ａができる
。スペーサ酸化膜４はポリシリコンゲート２とＴｉ薄膜
８の反応を防止するために設けられている（第４図Ｃ）
。次にＣＶＤ法によりリンガラスとノンドープのガラス
の２層からなるＣＶＤ酸化膜１ｏを堆積し、周知のフォ
トリソグラフィ技術、ドライエッチ技術によりシリサイ
ド化接合９上にコンタクトホール１１を形成する（第４
図ｄ）。続いてＴｉＮ膜１膜上２２膜１３をスパッタに
より蒸着しフォトリングラフィ技術、ドライエツチング
技術により配線領域のみにこれら２層の膜を残す（第４
図ｅ）。通常、シリサイド化接合を形成する場合のソー
スＯドレイン領域６は０．１〜０．２μｍと浅いため、
ＴｉＮ膜１膜上２くことができない。
イド化接合ＭＯ５）ランジスタの形成方法について第４
図ａ−ｅを用いて説明する。まず、周知のＭＯ３型集積
回路プロセスによゆ第４図ａに示すＭＯ３構造をシリコ
ン基板１上に形成する。リンドープしたポリシリコンゲ
ート２はＣＶＤ酸化膜３をマスクとして形成され、その
側壁はスペーサ酸化膜４で覆われている。５はゲート酸
化膜、６はソース及びドレイン領域、７は素子間分離の
だめの酸化膜領域である。次にＴｉ をスパッタ法また
は電子ビーム蒸着法により堆積し、数１００人のＴｉ薄
膜８を形成し、Ａｒ等の不活性ガス中にて１ｏＯｏ℃前
後で熱処理し、シリコン表面の出ているソース・ドレイ
ン拡散領域６でＴｉ とシリコンとを反応させ、シリサ
イド領域９を形成する（第４図ｂ）。次にこの基板をＴ
ｉ のエツチング液（例えばＮＨ４ＯＨ＋２Ｈ２ｏ２＋
Ｈ２０）中で処理すると未反応のＴｉはすべてエツチン
グされ、シリサイド化された領域にのみチタンシリサイ
ドＴｉＳｉ、Ｃ９が残りシリサイド化接合６Ａができる
。スペーサ酸化膜４はポリシリコンゲート２とＴｉ薄膜
８の反応を防止するために設けられている（第４図Ｃ）
。次にＣＶＤ法によりリンガラスとノンドープのガラス
の２層からなるＣＶＤ酸化膜１ｏを堆積し、周知のフォ
トリソグラフィ技術、ドライエッチ技術によりシリサイ
ド化接合９上にコンタクトホール１１を形成する（第４
図ｄ）。続いてＴｉＮ膜１膜上２２膜１３をスパッタに
より蒸着しフォトリングラフィ技術、ドライエツチング
技術により配線領域のみにこれら２層の膜を残す（第４
図ｅ）。通常、シリサイド化接合を形成する場合のソー
スＯドレイン領域６は０．１〜０．２μｍと浅いため、
ＴｉＮ膜１膜上２くことができない。
Ａ２とＴｉＳｉｘ は３５Ｃ）Ｃ程度以上で簡単に反応
してしまうため、４００℃を超える八２ シンタ一時に
Ａ２が接合を越えてシリコン基板１中に拡散し、いわゆ
るＡ２スパイクを生じて大きな接合リークを生じるから
である。
してしまうため、４００℃を超える八２ シンタ一時に
Ａ２が接合を越えてシリコン基板１中に拡散し、いわゆ
るＡ２スパイクを生じて大きな接合リークを生じるから
である。
発明が解決しようとする問題点
こうして形成されたＴｉＮ１２をバリア層とする構造は
ＡＩｌスパイクを生じない安定なコンタクトとなるが、
他方製造プロセス上では次の様な問題があることが明ら
かとなってきた。
ＡＩｌスパイクを生じない安定なコンタクトとなるが、
他方製造プロセス上では次の様な問題があることが明ら
かとなってきた。
■ ＴｉＮ膜には適切な反応性ドライエツチングのでき
るガスが現在のところ逐ぐ、フォトレジストや他の材料
との選択比の小さいいわゆるスパッタ性の強いエツチン
グを行なわざるを得ない。このため、エツチング中にパ
ターンシフトを生じ、また残渣のために配線間の短絡を
生じたり、長時間イオンでたたかれるためにデバイス中
に損傷を残したりすることがある。このため微細なパタ
ーンの形成が難しい。
るガスが現在のところ逐ぐ、フォトレジストや他の材料
との選択比の小さいいわゆるスパッタ性の強いエツチン
グを行なわざるを得ない。このため、エツチング中にパ
ターンシフトを生じ、また残渣のために配線間の短絡を
生じたり、長時間イオンでたたかれるためにデバイス中
に損傷を残したりすることがある。このため微細なパタ
ーンの形成が難しい。
■ スパッタ法でＴｉＮ１２を形成する場合、コンタク
トホール１１が微細かつ垂直になるとその底面にＴＬＮ
が付着しにくく々す、バリア層としての信頼性に欠ける
。
トホール１１が微細かつ垂直になるとその底面にＴＬＮ
が付着しにくく々す、バリア層としての信頼性に欠ける
。
■ ＴｉＮ膜はスパッタ法以外にもＴｉを含む膜を熱窒
化することにより形成できるが、そのためには１０００
℃以上の熱処理が必要でその間不納物プロファイルの変
化等の望ましくない現象を生じる。
化することにより形成できるが、そのためには１０００
℃以上の熱処理が必要でその間不納物プロファイルの変
化等の望ましくない現象を生じる。
本発明はこの様な従来のバリア層形成方法の問題点に鑑
みてなされたもので、微細なコンタクトホールにも信頼
性の良いバリア層を比較的低温下で形成する方法を提供
しようとするものである。
みてなされたもので、微細なコンタクトホールにも信頼
性の良いバリア層を比較的低温下で形成する方法を提供
しようとするものである。
また本発明の他の目的は、Ｔ ｉ Ｎ／ｌ’１．の２層
構造を用いてへ２配線のエレクトロマイグレーション現
象発生を抑制する際に、Ｔ ｉ Ｎ／１１１．配線の微
細パターン形成を容易にしようとするものである。
構造を用いてへ２配線のエレクトロマイグレーション現
象発生を抑制する際に、Ｔ ｉ Ｎ／１１１．配線の微
細パターン形成を容易にしようとするものである。
Ａ４配線のエレクトロマイグレーション発生を抑制する
ために、へ２配線上にＴｉＮ 膜を形成することが効
果的であるが、他方微細配線には余り適用されていなか
った。なぜならば先にも触れた様にＴｉＮ はドライエ
ツチングが難しくエツチング中にパターンシフトを生じ
、微細パターン形成が困難であったからである。
ために、へ２配線上にＴｉＮ 膜を形成することが効
果的であるが、他方微細配線には余り適用されていなか
った。なぜならば先にも触れた様にＴｉＮ はドライエ
ツチングが難しくエツチング中にパターンシフトを生じ
、微細パターン形成が困難であったからである。
本発明はこの様なエレクトロマイグレーション抑制のた
めのＴｉＮ／Ａｆｆ ２層構造を微細配線に適用可能
にする方法を提供しようとするものである。
めのＴｉＮ／Ａｆｆ ２層構造を微細配線に適用可能
にする方法を提供しようとするものである。
問題点を解決するだめの手段
上記の様な問題点を解決するために本発明は、ＴｉＮ膜
を形成する工程にイオン打込み法を適用する。すなわち
あらかじめチタン膜またはチタン化合物膜を堆積してお
き、これに窒素イオンまたは窒素を含む化合物イオンを
イオン打込みすることにより、ＴｉＮ膜を形成しようと
するものである。
を形成する工程にイオン打込み法を適用する。すなわち
あらかじめチタン膜またはチタン化合物膜を堆積してお
き、これに窒素イオンまたは窒素を含む化合物イオンを
イオン打込みすることにより、ＴｉＮ膜を形成しようと
するものである。
作 用
ＴｉＮ膜が必要とされる殆んどの場合はせいぜい１１０
０ｎから２００ｎｍ程度迄の極く薄いＴｉＮ 膜で充分
である。このためチタン膜またはチタン化合物膜に数Ｋ
ｅＶ から数１０ＫｅＶの加速エネルギーで窒素または
窒素化合物をイオン打込みする事によりこの程度の厚み
のＴｉＮ 膜を形成できる。この際、イオン打込みは
通常の半導体装置の製造工程で使用される様な質量分析
を必ずしも必要としない。イオンの純度に対する要求が
ＴｉＮ 膜を必要としている工程ではかなしゆるやかだ
からである。
０ｎから２００ｎｍ程度迄の極く薄いＴｉＮ 膜で充分
である。このためチタン膜またはチタン化合物膜に数Ｋ
ｅＶ から数１０ＫｅＶの加速エネルギーで窒素または
窒素化合物をイオン打込みする事によりこの程度の厚み
のＴｉＮ 膜を形成できる。この際、イオン打込みは
通常の半導体装置の製造工程で使用される様な質量分析
を必ずしも必要としない。イオンの純度に対する要求が
ＴｉＮ 膜を必要としている工程ではかなしゆるやかだ
からである。
あらかじめチタン膜あるいはチタン化合物膜を、必要と
する微細パターンに加工しておき、次に窒素原子まだは
窒素化合物を基板全体にイオン打込みすることにより上
層がＴｉＮ 層となった微細なパターンを得ることが
できる。あるいはチタン膜あるいはチタン化合物上のＴ
ｉＮ 膜を形成したい部分のみを開口し、他の領域を
イオン打込み阻止材料でマスクしてイオン打込みするこ
とにより部分的にＴｉＮ膜を形成しようとするのが本発
明の方法である。
する微細パターンに加工しておき、次に窒素原子まだは
窒素化合物を基板全体にイオン打込みすることにより上
層がＴｉＮ 層となった微細なパターンを得ることが
できる。あるいはチタン膜あるいはチタン化合物上のＴ
ｉＮ 膜を形成したい部分のみを開口し、他の領域を
イオン打込み阻止材料でマスクしてイオン打込みするこ
とにより部分的にＴｉＮ膜を形成しようとするのが本発
明の方法である。
実施例
本発明について実施例を用いて詳細に説明する。
第１図ａから第１図すは本発明をシリサイド化接合ＭＯ
８集積回路に適用した例である。シリサイド化接合形成
を経てコンタクトホール１１形成までの工程（第１図ａ
−ｃ）までは従来例と同様である。コンタクトホールの
底部のチタンシリサイドＴｉＳｉ工９は０．１〜０．２
μと薄い。この一部をＴｉＮ 化するために、第１図ｄ
に示す様に窒素イオ７（Ｎ”）を１〜４０ ＫｅＶ 、
５Ｘ１０１６／ｃＭ −５Ｘ１０１７／ｉの範囲でイオ
ン打込みした。ドーズ量はチタンの原子密度とほぼ同等
になる様に選んだ。イオン打込みはビーム電流を犬とす
るため、質量分析は行なわれなかった。この場合、イオ
ンソースでは窒素ガスを用いているため、イオン流には
窒素イオンのみならず、窒素分子も含まれる。
８集積回路に適用した例である。シリサイド化接合形成
を経てコンタクトホール１１形成までの工程（第１図ａ
−ｃ）までは従来例と同様である。コンタクトホールの
底部のチタンシリサイドＴｉＳｉ工９は０．１〜０．２
μと薄い。この一部をＴｉＮ 化するために、第１図ｄ
に示す様に窒素イオ７（Ｎ”）を１〜４０ ＫｅＶ 、
５Ｘ１０１６／ｃＭ −５Ｘ１０１７／ｉの範囲でイオ
ン打込みした。ドーズ量はチタンの原子密度とほぼ同等
になる様に選んだ。イオン打込みはビーム電流を犬とす
るため、質量分析は行なわれなかった。この場合、イオ
ンソースでは窒素ガスを用いているため、イオン流には
窒素イオンのみならず、窒素分子も含まれる。
イオン打込み後、Ａｒ中にて７００℃数分間のラピッド
サーマルアニールを行ない、イオン打込みによるシリサ
イド化接合中の損傷を回復し、同時にＴｉＮ膜１２Ａの
低抵抗化を図った。
サーマルアニールを行ない、イオン打込みによるシリサ
イド化接合中の損傷を回復し、同時にＴｉＮ膜１２Ａの
低抵抗化を図った。
この後、第１図ｅに示す様にＡｎ配線１３を形成し、シ
リサイド化接合を有するＭＯＳトランジスタができあが
る。この様にイオン打込み法によりＴｉＮバリアメタル
を形成することにより、従来プロセスで生じたようなコ
ンタクトホールでのＴｉＮ膜の堆積不良や微細配線形成
の際の不良は生シナイ。ＴｉＮ 膜１２Ａはコンタクト
ホール１１の開口部にのみ自己整合で形成されるため、
歩留りが良い。
リサイド化接合を有するＭＯＳトランジスタができあが
る。この様にイオン打込み法によりＴｉＮバリアメタル
を形成することにより、従来プロセスで生じたようなコ
ンタクトホールでのＴｉＮ膜の堆積不良や微細配線形成
の際の不良は生シナイ。ＴｉＮ 膜１２Ａはコンタクト
ホール１１の開口部にのみ自己整合で形成されるため、
歩留りが良い。
本実施例ではチタンシリサイド領域９を形成して後にイ
オン打込みを行なったが、順を逆にすることもできる。
オン打込みを行なったが、順を逆にすることもできる。
すなわち第１図ａの工程の後第２図に示す様に、Ｔｉ薄
膜８を全面ば蒸着し、ＴｉＮを形成したい部分のみを開
口するマスクでフォトレジスト１４のパターン出しを行
なう。このフォトレジストをマスクとして窒素イオン打
込みを行ない、所望の領域にのみＴｉＮ１２Ｂを形成す
ることができる。この場合にはＴｉ薄膜８Ａの厚みを決
める際、ＴｉＮ１２Ｂに変質する分を考慮し少し厚くし
て、後工程のシリサイド接合形成にそなえる必要がある
。以下の工程は従来例と同様に取扱うことができる。
膜８を全面ば蒸着し、ＴｉＮを形成したい部分のみを開
口するマスクでフォトレジスト１４のパターン出しを行
なう。このフォトレジストをマスクとして窒素イオン打
込みを行ない、所望の領域にのみＴｉＮ１２Ｂを形成す
ることができる。この場合にはＴｉ薄膜８Ａの厚みを決
める際、ＴｉＮ１２Ｂに変質する分を考慮し少し厚くし
て、後工程のシリサイド接合形成にそなえる必要がある
。以下の工程は従来例と同様に取扱うことができる。
第３図ａ、ｂは本発明を配線のエレクトロマイグレーシ
ョン抑制に適用した第２の実施例を示している。まず、
第３図ａに示す様にシリコン基板１上に形成されたフィ
ールド酸化膜１６上にＡＱ膜、チタン膜をスパッタ法に
よりそれぞれ〜６００ｎｍ、〜５０ｎｍ形成し、公知の
フォトリソグラフィー技術によりフォトレジスト（図示
せず）でパターン出しする。このフォトレジストをマス
クとして塩素及び四塩化硅素を主体とするガス系でプラ
ズマエツチングを行なう。酸素プラズマ等を用いてフォ
トレジストを除去し、微細パターンのＡ２配線１６、チ
タン膜１７が得られる。次に加速エネルギー数ＫｅＶか
ら数１０ＫｅＶで窒素イオン流をシリコン基板全面に照
射する。ドーズ量はチタンの原子密度とほぼ同等になる
様６×１ｏ 〜５ｘ１ｏ ／ｃｎｉ とした（第３図
ｂ）。これによりチタン膜１７は窒化し、ＴｉＮ膜１日
となる。この方法によれば、あらかじめパターンはチタ
ン膜１７、Ａｎ配線１６形成時点で確定しているため、
従来法で問題となったＴｉＮ エツチング時のパター
ンシフト等の問題は生じない。ＴｉＮ膜／Ａｆ！、膜の
２層構造とすることで、Ａｌｌ膜層層際に比べるとヒル
ロックの発生が極めて少なくなり、エレクトロマイグレ
ーションも発生しにくくなることは言うまでもない。こ
の実施例ではＡ２膜１６上にチタン膜１７を形成すると
したが、チタン膜１７の代りにチタンシリサイド膜を用
いても何らさしつかえない。
ョン抑制に適用した第２の実施例を示している。まず、
第３図ａに示す様にシリコン基板１上に形成されたフィ
ールド酸化膜１６上にＡＱ膜、チタン膜をスパッタ法に
よりそれぞれ〜６００ｎｍ、〜５０ｎｍ形成し、公知の
フォトリソグラフィー技術によりフォトレジスト（図示
せず）でパターン出しする。このフォトレジストをマス
クとして塩素及び四塩化硅素を主体とするガス系でプラ
ズマエツチングを行なう。酸素プラズマ等を用いてフォ
トレジストを除去し、微細パターンのＡ２配線１６、チ
タン膜１７が得られる。次に加速エネルギー数ＫｅＶか
ら数１０ＫｅＶで窒素イオン流をシリコン基板全面に照
射する。ドーズ量はチタンの原子密度とほぼ同等になる
様６×１ｏ 〜５ｘ１ｏ ／ｃｎｉ とした（第３図
ｂ）。これによりチタン膜１７は窒化し、ＴｉＮ膜１日
となる。この方法によれば、あらかじめパターンはチタ
ン膜１７、Ａｎ配線１６形成時点で確定しているため、
従来法で問題となったＴｉＮ エツチング時のパター
ンシフト等の問題は生じない。ＴｉＮ膜／Ａｆ！、膜の
２層構造とすることで、Ａｌｌ膜層層際に比べるとヒル
ロックの発生が極めて少なくなり、エレクトロマイグレ
ーションも発生しにくくなることは言うまでもない。こ
の実施例ではＡ２膜１６上にチタン膜１７を形成すると
したが、チタン膜１７の代りにチタンシリサイド膜を用
いても何らさしつかえない。
発明の効果
この様に本発明を適用することによりサブミクロンルー
ルでの■ コンタクトバリアメタルの形成、■ 金属配
線のエレクトロマイグレーション抑止膜の形成、を高歩
留りで信頼性よく行うことができる。
ルでの■ コンタクトバリアメタルの形成、■ 金属配
線のエレクトロマイグレーション抑止膜の形成、を高歩
留りで信頼性よく行うことができる。
第１図ａ、ｂ、ｃ、ｄ、ｅは本発明の一実施例を説明す
るだめの工程断面図、第２図は本発明の他の実施例を示
す断面図、第３図ａ、ｂは本発明のさらに他の実施例を
説明するための工程断面図、第４図ａ、ｂ、ｃ、ｄ、ｅ
は従来例を説明するための工程断面図である。 １・・・・・・シリコン基板、８，８Ａ・・・・・・チ
タン薄膜、９・・・・・・シリサイド領域、１２Ａ、１
２Ｂ・・・・・・ＴｉＮ。 １３．１６・・・・・・Ａ２配線、１７・・・・・・チ
タン膜、１８・・・・・・ＴｉＮ膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名！−
シリコン基板 ２−、ｌ？リシリコンゲート ３−ＣＶＤ酸イと、膜 ｌ −シリコン墓叔 Ｉ５−酸化膜 １６− パノ 配 祿 １’ｌ −＋ ダ ン 膜 １Ｂ−ＴｉＮＭ 第３図 １− ンリコン＠扱 ２− ポリシリコンケート ３−ＣＶＤ酸イ乙バ寓 ４− スペーサ鮫化膜 ｇ−ソリサイト化併合
るだめの工程断面図、第２図は本発明の他の実施例を示
す断面図、第３図ａ、ｂは本発明のさらに他の実施例を
説明するための工程断面図、第４図ａ、ｂ、ｃ、ｄ、ｅ
は従来例を説明するための工程断面図である。 １・・・・・・シリコン基板、８，８Ａ・・・・・・チ
タン薄膜、９・・・・・・シリサイド領域、１２Ａ、１
２Ｂ・・・・・・ＴｉＮ。 １３．１６・・・・・・Ａ２配線、１７・・・・・・チ
タン膜、１８・・・・・・ＴｉＮ膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名！−
シリコン基板 ２−、ｌ？リシリコンゲート ３−ＣＶＤ酸イと、膜 ｌ −シリコン墓叔 Ｉ５−酸化膜 １６− パノ 配 祿 １’ｌ −＋ ダ ン 膜 １Ｂ−ＴｉＮＭ 第３図 １− ンリコン＠扱 ２− ポリシリコンケート ３−ＣＶＤ酸イ乙バ寓 ４− スペーサ鮫化膜 ｇ−ソリサイト化併合
Claims (7)
- （１）チタン膜またはチタン化合物を含む膜に窒素イオ
ンまたは窒素原子を含むイオンをイオン打込みしてなる
窒化チタン膜の形成方法。 - （２）膜中に含まれるチタン原子密度とほぼ同程度にな
る様にドーズ量、加速エネルギーを設定してイオン打込
みする特許請求の範囲第１項に記載の窒化チタン膜の形
成方法。 - （３）膜がチタンシリサイドである特許請求の範囲第１
項に記載の窒化チタン膜の形成方法。 - （４）膜がチタンシリサイド化接合を構成している特許
請求の範囲第１項に記載の窒化チタン膜の形成方法。 - （５）膜がチタン膜またはチタンシリサイド膜とアルミ
ニウムを主体とする膜とを含む多層構造膜である特許請
求の範囲第１項に記載の窒化チタン膜の形成方法。 - （６）膜をパターンニングした後に窒素イオン打込みす
る特許請求の範囲第１項に記載の窒化チタン膜の形成方
法。 - （７）膜上にマスクを形成し、前記マスク開口部を通し
て前記膜にイオン打込みする特許請求の範囲第１項に記
載の窒化チタン膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014537A JPS63181422A (ja) | 1987-01-23 | 1987-01-23 | 窒化チタン膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62014537A JPS63181422A (ja) | 1987-01-23 | 1987-01-23 | 窒化チタン膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63181422A true JPS63181422A (ja) | 1988-07-26 |
Family
ID=11863899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62014537A Pending JPS63181422A (ja) | 1987-01-23 | 1987-01-23 | 窒化チタン膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63181422A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| JPH0653168A (ja) * | 1992-06-05 | 1994-02-25 | Hyundai Electron Ind Co Ltd | チタニウムシリサイドコンタクト製造方法 |
| US5491365A (en) * | 1991-07-12 | 1996-02-13 | Hughes Aircraft Company | Self-aligned ion implanted transition metal contact diffusion barrier apparatus |
| US5494860A (en) * | 1995-03-14 | 1996-02-27 | International Business Machines Corporation | Two step annealing process for decreasing contact resistance |
| US5508212A (en) * | 1995-04-27 | 1996-04-16 | Taiwan Semiconductor Manufacturing Co. | Salicide process for a MOS semiconductor device using nitrogen implant of titanium |
| US5656546A (en) * | 1995-08-28 | 1997-08-12 | Taiwan Semiconductor Manufacturing Company Ltd | Self-aligned tin formation by N2+ implantation during two-step annealing Ti-salicidation |
| US5874351A (en) * | 1996-06-13 | 1999-02-23 | Micron Tecnology, Inc. | Sputtered metal silicide film stress control by grain boundary stuffing |
| US6027990A (en) * | 1996-07-08 | 2000-02-22 | Micron Technology, Inc. | Using implants to lower anneal temperatures |
-
1987
- 1987-01-23 JP JP62014537A patent/JPS63181422A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| US5491365A (en) * | 1991-07-12 | 1996-02-13 | Hughes Aircraft Company | Self-aligned ion implanted transition metal contact diffusion barrier apparatus |
| JPH0653168A (ja) * | 1992-06-05 | 1994-02-25 | Hyundai Electron Ind Co Ltd | チタニウムシリサイドコンタクト製造方法 |
| US5494860A (en) * | 1995-03-14 | 1996-02-27 | International Business Machines Corporation | Two step annealing process for decreasing contact resistance |
| US5508212A (en) * | 1995-04-27 | 1996-04-16 | Taiwan Semiconductor Manufacturing Co. | Salicide process for a MOS semiconductor device using nitrogen implant of titanium |
| US5656546A (en) * | 1995-08-28 | 1997-08-12 | Taiwan Semiconductor Manufacturing Company Ltd | Self-aligned tin formation by N2+ implantation during two-step annealing Ti-salicidation |
| US5874351A (en) * | 1996-06-13 | 1999-02-23 | Micron Tecnology, Inc. | Sputtered metal silicide film stress control by grain boundary stuffing |
| US6054744A (en) * | 1996-06-13 | 2000-04-25 | Micron Technology Inc. | Metal silicide film stress control by grain boundary stuffing |
| US6204173B1 (en) | 1996-06-13 | 2001-03-20 | Micron Technology, Inc. | Multiple implantation and grain growth method |
| US6027990A (en) * | 1996-07-08 | 2000-02-22 | Micron Technology, Inc. | Using implants to lower anneal temperatures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196360A (en) | Methods for inhibiting outgrowth of silicide in self-aligned silicide process | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| KR0126906B1 (ko) | 모스(mos) 집적 회로상에 자기 얼라인 코발트 규화물을 형성하는 방법 | |
| JP3168421B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| JPH07335759A (ja) | 半導体装置およびその形成方法 | |
| US6879043B2 (en) | Electrode structure and method for fabricating the same | |
| JPS63181422A (ja) | 窒化チタン膜の形成方法 | |
| KR100280905B1 (ko) | 이온금속 플라즈마 증착을 이용한 금속 샐리사이드 공정 | |
| JPH0774129A (ja) | 半導体装置とその製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS6312132A (ja) | 半導体装置の製造方法 | |
| JP2647842B2 (ja) | 半導体装置の製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JPH01160009A (ja) | 半導体装置の製造方法 | |
| JP3341329B2 (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPH0434926A (ja) | 半導体装置の製造方法 | |
| KR100265228B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0730108A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPS63116A (ja) | 半導体装置の製造方法 | |
| JPH0159731B2 (ja) | ||
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JP2668380B2 (ja) | 半導体装置の製造方法 |