JPS6318150B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は灯浮標や標識灯等の灯火の灯質を制御
する点滅装置から発するパルス信号を群周期を含
めて正確に測定するフラツシヤーテスターに関す
る。

例えば航路標識や危険区域表示等に使用される
各種の灯浮標あるいは標識灯等の灯火の灯質は認
知性を高めるために単閃光、急閃光、群閃光ある
いはモールス符号光等多様化している。このよう
な灯火の灯質はデジタル信号によつて与えられて
おり、近年これら灯火の灯質に対する単周期、群
周期あるいは明時間、休止時間などは精度の高い
ものが要求されつつある。従つてそれらの単周
期、群周期あるいは明時間、休止時間を正確に検
出し測定して規格に適合させるように調整するこ
とが必要である。

従来これらの時間測定方法としては機械的ある
いは電子式ストツプウオツチ等を用いて行なわれ
ているが、いずれも正確さ等において充分でない
ばかりか任意の群周期を測定する装置はなかつ
た。

本発明は論理回路素子を利用し明時間、休止時
間、単周期、群周期のおのおのの測定を可能とす
る装置を提供するものであり、さらに煩雑とにな
るこれらの測定モードの切換回路を僅かの回路素
子により構成した明時間、休止時間、単周期、群
周期の計測器に関するものであり一般のパルス信
号測定にも使用できることは勿論である。

以下本発明の１実施例を図面に示すプロツク図
およびタイミングチヤートに従つて詳述する。

一般にデジタル信号のパルス巾、周期を測定す
るには、被測定パルス信号のパルス巾または周期
時間に相当するゲート制御信号を作りこれで精度
の高いクロツクパルスCPoを遮断、通過させその
通過したクロツクパルスCPoのパルス数をカウン
タで計数し、そのカウント内容をLED等の数字
表示器で表示すればよい。

第１図は本発明の基本構成を示すブロツク図
で、図示するように波形整形部１と入力パルスの
巾または周期時間に相当したゲート制御信号を発
生するゲート制御部２およびクロツクパルス発生
回路（例えば水晶発振回路）３′とゲート回路
３″とを備えて計数表示する計数部３とで構成さ
れる。

波形整形回路１は例えば入力信号のレベル判定
回路により入力信号が所定のレベルに達したとき
これに適確に反応し、また、入力信号に含まれる
不要なスパイクや符号合成時のハザード等の影響
を取り除くCRによる濾波回路あるいは不要パル
ス除去回路などからなり、整形された矩形波とし
てこれをゲート制御部２に送る役目をする。

ゲート制御部２は第２図の回路図に示すように
一致論理ゲート４、NORゲート５、ANDゲート
６、データ入力端子つきフリツプフロツプ（以下
Ｄ−FFと略称する）７およびカウンタ（以下
CNTと略称する）８とによりなる。

一致論理ゲート４の２入力端子のうちの１方は
周期測定接点Ｐと休止時間測定接点Ｓおよび明時
間測定接点Ｍを備えたプログラムスイツチSW１
ａのＭとＰを介して電源のプラス端子９に接続さ
れ、他方の入力端子は波形整形部１の出力端子に
接続されてその出力信号ａが供給されるようにな
つている。

一致論理ゲート４の出力端子はＤ−FF７のク
ロツクパルス入力端子CPに接続されて、ゲート
４の出力信号ｂがＤ−FF７の端子CPに供給され
る。

NORゲート５の２入力端子のうち１方の入力
端子には周期測定接点P′、休止時間測定接点S′お
よび明時間測定接点M′を備え、プログラムスイ
ツチSW１ｂ（SW１ａと連動）のP′を介して電源
のプラス端子９に接続される。他方の入力端子は
一致論理ゲート４の出力端子に接続され信号ｂが
供給されるようになつている。

NORゲート５の出力端子はＤ−FF７のリセツ
ト端子Ｒ１に接続されてゲート５の出力信号ｄが
Ｄ−FF７のリセツト信号となる。

また、ANDゲート６の２入力端子のうちの１
方の入力端子は一致論理ゲート４の出力端子に接
続されて、その出力信号ｂが供給されるようにな
つており、他方の入力端子はプログラムスイツチ
SW１ｂの接点S′，M′に接続されている。

ANDゲート６の出力端子はＤ−FF７のセツト
端子Ｓ１に接続されてセツト信号ｅを供給するよ
うになつている。

CNT８のクロツク入力端子CLは一致論理ゲー
ト４の出力端子が接続されて信号ｂが供給されて
おり、またリセツト端子Ｒ２にはＤ−FF７の出
力端子が接続されて、その信号Ｍが供給されて
いる。

CNT８の出力端子Ｑ１，Ｑ２…Qnはプリセツ
トスイツチSW２を介してＤ−FF７のデータ入力
端子Ｄに接続されて信号ＮがＤ−FF７に供給さ
れる。Ｄ−FF７のもう一つの出力端子Ｑからは
信号Ｋがゲート制御信号となり計数部３に送られ
る。

一致論理ゲート４、NORゲート５、ANDゲー
ト６は入力端子に電源電圧が印加されているとき
“Ｈ”入力として動作し、また、入力が開放され
ているとき“Ｌ”入力と判定する。

計数部はゲート制御信号Ｋによつて通過したク
ロツクパルスCPoを形数し表示するものである。

以上の構成において、いま、群周期を測定する
場合灯火信号は人によつて点灯数を認知すること
ができるのでプリセツトスイツチSW２を操作し
てその点灯数に設定する。ｎ回（例えば３回とす
る）の点灯を１群とした群周期を測定する場合は
プリセツトスイツチSW２をQn＝３に設定し、ま
た、プログラムスイツチSW１ａ，SW１ｂをＰ，
P′接点に設定する。

このようにすると一致論理ゲート４とNORゲ
ート５のそれぞれの１方の入力端子は“Ｈ”の状
態に設定され、ANDゲート６の１方の入力端子
は“Ｌ”の状態に設定されたこととなる。この結
果ゲート４はバツフアーゲートと等価となりその
出力信号ｂは他方の入力信号ａのままを出力す
る。

NORゲート５は他方の入力信号にかかわらず
“Ｌ”を出力し、また、ANDゲート６も他方の入
力信号にかかわらず“Ｌ”を出力し、それぞれＤ
−FF７のリセツト端子Ｒ１およびセツト端子Ｓ
１を電源のマイナス端子に接続したことと等価と
なる。従つてプログラムスイツチSW１ａ，SW
１ｂを周期測定接点Ｐ，P′に接続したときは第２
図に示すゲート制御信号発生部２は第３図に示す
回路と等価となり、Ｄ−FF７の端子CPとCNT
８の端子CLに入力信号ａがそのまま供給されＤ
−FF７の端子Ｓ１，Ｒ１はともに“Ｌ”の状態
で保持されているのでＤ−FFとして動作する。
この場合論理の説明上Ｄ−FF７はクロツクパル
ス入力端子CPの信号の立上りでデータ入力端子
Ｄの信号を取り入れてそのままゲート制御信号Ｋ
として送り出し、出力Ｍは出力Ｋと反転関係にあ
る。

また、CNT８はリセツト端子Ｒ２の“Ｈ”信
号ですべての出力Ｑ１，Ｑ２…Qnは“Ｈとなり、
リセツト端子Ｒ２の“Ｌ”信号のときクロツク入
力端子CLの信号の立下りでカウント動作をし、
クロツク信号の１個目イの入力でＱ１の出力が
“Ｌ”となり３個目ハの入力でＱ３の出力が“Ｌ”
となる。第８図ｃにこのときのタイミングチヤー
トを示す。

まず初め、CNT８はカウントをしていないか
ら出力信号Ｎは“Ｈ”である。ゲート制御信号Ｋ
およびＭは最初の信号ａのイの立上りで信号Ｎの
“Ｈ”を読みこみ、そのまま端子Ｑに送り出す。

従つてゲート制御信号Ｋは“Ｈ”となり信号Ｍ
は“Ｌ”となる。そのタイミングでCNT８のリ
セツトが解除される。この結果CNT８の出力信
号Ｎは端子CLに加えられた信号ａのパルスイか
ら３個目のパルスハの立下りエツジまでの間
“Ｈ”の状態を保持する。従つてＤ−FF７の出力
端子Ｑのゲート制御信号Ｋは入力信号ａの最初の
パルスイの立上りエツジで“Ｌ”の状態から
“Ｈ”の状態となり４個目のパルスイ′の立上りエ
ツジで“Ｌ”の状態にもどる。このゲート制御信
号Ｋが“Ｈ”の状態を持続した期間は点灯数を指
示して測定を予定した３個のパルスを１群とした
群の周期Ｔ３に相当し、その間計数部３はクロツ
クパルスCPoを計数し、かつ表示することとな
る。

４個目のパルスイ′の立上りエツジでゲート制
御信号Ｋが“Ｌ”の状態となると出力端子の出
力信号Ｍは“Ｈ”となりCNT８はリセツトされ、
出力信号Ｎは“Ｈ”となる。以下前記動作を繰り
返す。

パルス２個を１群としてその周期を測定する場
合は、プリセツトスイツチSW２のQnを２とすれ
ば上記と同様の順序で第８図Ｂに示すタイミング
チヤートのように２個のパルスを１群とした周期
Ｔ２を測定することができる。

単周期を測定する場合は、Qnを１とすればよ
く、タイミングチヤートを第８図Ａに示す。

明時間を測定する場合は、プログラムスイツチ
SW１ａ，SW１ｂをＭ，M′に設定することによ
つて、Ｄ−FF７はＤ−FFとしての機能を失ない
Ｒ−Ｓフリツプフロツプ（以下Ｒ−Ｓ−FFと略
称する）７として動作する。また、このスイツチ
の操作により、一致論理ゲート４の１入力端子に
“Ｈ”、NORゲート５の１入力端子に“Ｌ”、
ANDゲート６の１入力端子に“Ｈ”が常時与え
られることとなる。従つて、一致論理ゲート４は
その論理によつてバツフアゲートと等価となり出
力信号ｂは他方の入力信号ａのままを出力する。

NORゲート５は論理によつてインバータゲー
ト５と等価となり、出力信号ｄは他方の入力信号
ｂが“Ｈ”の場合は“Ｌ”を、また、入力信号ｂ
が“Ｌ”の場合は“Ｈ”を出力する。ANDゲー
ト６は論理によつてバツフアゲートと等価となり
出力信号ｅは他方の入力信号ｂ従つてこの場合は
入力信号ａのままを出力する。この結果、この場
合は第２図のゲート制御信号発生部２は第４図に
示す回路と等価となりＤ−FF７はCNT８の出力
Ｎと無関係なＲ−Ｓ−FF７として動作すること
となる。第４図に示す回路は、これをさらに第５
図に示す等価回路におき替えることができ、その
タイミングチヤートは第９図に示すようになる。

即ち、入力信号ａが“Ｌ”のときはＲ−Ｓ−
FF７のリセツト端子Ｒ１に加えられる信号ｄは
“Ｈ”でＲ−Ｓ−FF７をリセツトし、セツト端子
Ｓ１に加えられる信号ｅは信号ａそのものである
ため、“Ｌ”であり従つてＲ−Ｓ−FF７の出力端
子Ｑの出力ゲート制御信号Ｋは“Ｌ”で計数部３
は動作しないが、入力信号ａが“Ｈ”の状態にな
ると、信号ｄは反転し“Ｌ”となりＲ−Ｓ−FF
７はリセツトを解かれ且つセツト端子Ｓ１は信号
ａの“Ｈ”が加えられるので出力信号Ｋは“Ｈ”
となり、その信号がゲート制御信号Ｋとなつてこ
のゲート制御信号Ｋが計数部３に送られて、計数
部３はクロツクパルスCPoにもとずき計数し表示
する。

入力信号ａが１パルスの時間t1を経過したのち
“Ｌ”にもどると、信号ｄは反転し“Ｈ”となり
ゲート制御信号Ｋは“Ｌ”となるので計数部３は
カウントを休止する。

以後この経過を繰り返すが、ゲート制御信号Ｋ
の“Ｈ”の状態のt1時間は灯火の明時間を示すも
ので、これにより灯火の明時間を正確に測定する
ことができる。

休止時間（暗時間）を測定する場合はプログラ
ムスイツチSW１ａ，SW１ｂをＳ，S′に設定す
ることによつて、Ｄ−FF７はＤ−FFとしての機
能を失ないＲ−Ｓ−FF７として動作する。即ち
このスイツチ操作によつて、一致論理ゲート４の
１入力端子に“Ｌ”、NORゲート５の１入力端子
にＬ、ANDゲート６の１入力端子に“Ｈ”が常
時保持される。従つて、一致論理ゲート４は論理
によつてインバーターゲートと等価となり、その
出力信号ｂは他方の入力信号ａが“Ｈ”であれば
“Ｌ”を、また、入力信号ａが“Ｌ”であれば
“Ｈ”を出力する。

NORゲート５は論理によつてインバーターゲ
ートと等価となり、その出力信号ｄは、他方の入
力信号ｂが“Ｈ”の場合は“Ｌ”を、また、入力
信号ｂが“Ｌ”の場合は“Ｈ”を出力する。
ANDゲート６は論理によつて、バツフアゲート
と等価となり出力信号ｅは他方の入力信号ｂのま
まを出力する。従つて、この場合は第２図のゲー
ト制御信号発生部２は第６図に示す回路と等価と
なり、Ｄ−FF７はＲ−Ｓ−FF７として動作す
る。第６図に示す回路はさらに第７図に示す等価
回路におき替えることができ、そのタイミングチ
ヤートは第１０図に示すようになる。

即ち入力信号ａが“Ｈ”の状態から“Ｌ”の状
態に転じたときＲ−Ｓ−FF７のリセツト端子Ｒ
１に加えられる信号ｄは“Ｌ”となり、セツト端
子Ｓ１に加えられる信号ｅは“Ｈ”となるため、
出力端子Ｑのゲート制御信号Ｋは“Ｈ”となり、
その信号が計数部３に送られて計数部３はクロツ
クパルスCPoにもとずき計数し表示する。

t2時間経過して入力信号ａが“Ｌ”の状態から
“Ｈ”の状態に転じると、信号ｄは“Ｈ”、信号ｅ
は“Ｌ”従つてゲート制御信号Ｋは“Ｌ”となつ
て計数部３は計数を停止する。

このことは入力信号ａが“Ｌ”即ち灯火が消え
ている暗の状態即ち休止時間を計数部３で計数し
表示することを示すものである。

このように本発明によれば、測定の必要性にせ
まられながらも、従来のカウンタ装置では測定が
困難であつた群周期特にモールス符号光等のよう
な長短の複数の点滅符号光で構成された、即ちパ
ルス巾の異なる複数のパルス信号を一つの群とし
たような群周期の測定を、回路素子の論理を利用
した最小の回路構成によつて簡単で正確に測定す
ることができるが、そればかりでなく単周期、明
時間、休止時間等の測定についても一つの装置に
よつて、その測定モードの切換回路を論理を利用
した僅かな回路構成によつてこれを可能としたも
のである。

以上により、灯火信号の群周期、単周期あるい
は１群の任意の信号までの時間もしくは明時間、
休止時間等いずれであつてもスイツチの切替えに
より容易に測定することができる。

【図面の簡単な説明】

第１図は本発明の基本的な回路構成を示すブロ
ツク図、第２図はゲート制御信号発生回路図、第
３図は第２図に示すゲート制御信号発生回路にお
いてプログラムスイツチSW１ａ，SW１ｂを周
期測定用接点Ｐ，P′に設定した場合の等価回路
図、第４，５図はプログラムスイツチSW１ａ，
SW１ｂを明時間測定用接点Ｍ，M′に設定した場
合の等価回路図、第６，７図はプログラムスイツ
チSW１ａ，SW１ｂを休止時間測定用接点Ｓ，
S′に設定した場合の休止時間測定等価回路図、第
８〜１０図はタイミングチヤート図である。 １……波形整形部、２……ゲート制御部、３…
…計数部、４……一致論理ゲート、５……NOR
ゲート、６……ANDゲート、７……Ｄ−FF（Ｒ
−Ｓ−FF）、８……CNT、９……電源のプラス
端子。

Claims (1)

1. 【特許請求の範囲】 １ 入力端子に加えられた被測定パルス信号を整
   形する波形整形部と、その出力をそれぞれクロツ
   クパルス入力とする、プリセツトスイツチを持つ
   たカウンタおよびカウンタ出力をデータ入力とす
   るフリツプフロツプとを有し、該フリツプフロツ
   プのリセツト端子およびセツト端子はＬ状態と
   し、出力をカウンタのリセツト端子に接続し、
   被測定パルス信号の１周期中のパルス数をプリセ
   ツトすることにより被測定信号の周期を時間巾と
   したパルス信号をＱ出力として出力するゲート制
   御部と、 ゲート制御信号の時間巾を基準パルス信号の数
   で計数表示する計数部とにより構成されたフラツ
   シヤーテスターにおいて、 前記ゲート制御部を、一致論理ゲートの１方の
   入力端子に整形信号を入力し、該ゲートの出力端
   子をフリツプフロツプのクロツク入力端子、カウ
   ンタのクロツク入力端子、NORゲートの１方の
   入力端子およびANDゲートの１方の入力端子に
   接続し、NORゲートおよびANDゲートのそれぞ
   れの出力端子を前記フリツプフロツプのリセツト
   入力端子およびセツト入力端子に接続し、また、
   前記フリツプフロツプの１方の出力端子をカウン
   タのリセツト入力端子に接続し、カウンタの出力
   をプリセツトスイツチを介して前記フリツプフロ
   ツプのデータ入力端子に接続し、一致論理ゲート
   とNORゲートおよびANDゲートのそれぞれの他
   方の入力端子をプログラムスイツチに接続し、前
   記フリツプフロツプの他方の出力端子からゲート
   制御信号を出力するように構成したフラツシヤー
   テスター。