JPS6318747A - デイジタル信号変調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本゛発明は、ディジタル信号を伝送用の信号に周波数変
調する回路に使用して好適なディジタル信号変調回路に
関する。

〔発明の概要〕

本発明は、ディジタル信号を変ｍ指数０．５で周波数変
調するディジタル信号変調回路において、基準周波数信
号を□に分周する分周器と、この分周器の分周信号をビ
ットクロック信号としてディジタルデータ信号をラッチ
するデータラッチ回路と、このデータラッチ回路の出力
信号を切換■ □との２段階に切替えて分周するモジュラスリスケーラ
とを有し、基準周波数ｆを 定すると共に分周器の分周比ｍを ジュラスプリスケーラの出力信号を変調信号とすること
により、簡単な回路構成で高速動作が可能となるように
したものである。

〔従来の技術〕

ディジタルオーディオ信号等のディジタル信号を伝送信
号とする場合に、周波数変調することが行なわれている
。このディジタル信号の周波数変（周は、一般にＦ　Ｓ
　Ｘ　（Ｆｒｅｑｕｅｎｃｙ　５ｈｉｆｔ　ｋｅｙｉｎ
ｇ）変調と称される。このＦＳＸ変関において、ディジ
タル信号のマーク（信号がハイレベル“１゛のときンを
第１の周波数ｆｓの信号に変換し、ディジタルＧＡ　号
のスペース（信号がローレベル“０”のとき）を第２の
周波数ｆ２の信号に変換するとし、ビットクロツタ信号
の周波数をｆｂとすると、をＭ　Ｓ　Ｋ　（Ｍｉｎｉｍ
ｕｍ　５ｈｉｆｔ　Ｋｅｙｉｎｇ）変調と称する。

第３図は、このＭＳＫ変調を行なう変調回路の一例を示
す図である。この第３図において、（１１は基準周波数
信号入力端子を示し、この入力端子（１）に得られる基
準周波数信号を一分周器（２）との分周信号をセレクタ
（４）に供給する。このセレクタ（４）には、データ信
号入力端子（５）に得られるディジタルデータ信号が切
替制御信号として供給され、このディジタルデータ信号
がハイレベル“１”のときに□分周器（２）の分周信号
をセレクタ（４）が出力し、ディジタルディジタル信号
がローレベルセレクタ（４）が出力する。そＱて、この
セレクタ（４）に分周した分周信号を変調信号出力端子
（７）に供給する。

このようにして変調回路を構成したことにより、ディジ
タルデータ信号がハイレ・２ル“１”のときには基準周
波数信号を二に分周した信号が変副信号となり、ディジ
タルデータ信号がローレベ周した信号が変調信号となる
。そして、例えば基準周波数信号を１２ｆｂとすると変
調信号が１．５ｆ　ｂ又は２ｆｂとなり、変調指数は 〔発明が解決しようとする問題点〕 ところで、この第３図に示す如き回路構成は非席に複雑
となる不都合があった。即ち、例えば最した場合には、
実際には第４図に示す如き回路構成とすることが考えら
れる。この第４図に示す如き回路は、端子（１）に得ら
れる基準周波数信号をＤフリップフロップＦＦ１及びＦ
Ｆ２で□分周器 信号とし、ＤフリップフロップＦＦ３及びＦＦ４とゲー
ト回路（８）で□分周信号とし、ゲート回路（９１，（
１０）　、　　（１１）及び（１２）とＪＫフリップフ
ロフブＦＦ５とで端子（５）に得られるディジタルデー
タ信号をセレクタ切替制御信号として、このセレクタ切
替制御信号をセレクタ（４）に供給し、でセレクタ（４
）の出力信号を−に分周して出力端子（７）に供給する
ものである。この第４図に示す如き回路は、多くのフリ
ップフロップとゲート回路が必要で回路構成が複雑であ
り、□分周器った場合にはいっそう回路構成が複雑とな
ってしまう。また、このようにして変調回路を構成した
場合には、セレクタ（４）の切替時の位相の乱れ等を防
止するために□分周器（６）が接続しであるが、この□
分周器（６）により分周してしまうため変調信号の周波
数が低くなり、低速動作となってしまう不都合があった
。

本発明は之等の点に鑑み、簡単な回路構成で高速動作が
可能なＭＳＫ変調を行なうディジタル信号変調回路を提
供することを目的とする。

〔問題点を解決するための手段〕

本発明のディジタル信号変調回路は、例えば第１図に示
す如く、ディジタル信号のマークとスペースとを第１及
び第２の周波数信号ｆ１及びｒ２に変調し、ピットクロ
ック信号周波数をｒｂとずとして周波数変調するディジ
タル信号変調回路において、基準周波数信号を□に分周
する分周器（■３）とこの分周器（１３）の分周信号を
ビットクロック信号としてディジタルデータ信号をラッ
チするデータラッチ回路（１４）と、このデータラッチ
回路（１４）の出力信号を切換制御信号としてに切替え
て分周するモジュラスプリスケーラ（１５）とを有し、
基準周波数ｆを 定すると共に分周器（１３）の分周比ｍをｎ（ｎ−１） ｍ＝□の式を満たすように設定し、 モジュラスプリスケーラ（１５）の出力信号を変調信号
とするようにしたものである。

〔作用〕

本発明のディジタル信号変調回路によると、モジュラス
プリスケーラ（１５）を使用したことにより、構成部品
が少なくなり回路構成が簡単になると共に、モジュラス
プリスケーラ（１５）の出力信号が分周せずにそのまま
で変調信号となるため、高速動作となる。

〔実施例〕

以下、本発明のディジタル変調回路の一実施例を、第１
図及び！８２図を参照して説明しよう、この第１図及び
第２図において、第３図及び第４図に対応する部分には
同一符号を付し、その詳細説明は省略する。

本例のディジタル信号変調回路は、第１図に示ず如く構
成する。即ち、基ｆＩ岡波数信号入力端子＜１１に得ら
れる基準周波数信号を □分周器（１３）と２モジュラスプリスケーラ（１５）
の基準周波数信号入力端子（１５ａ）に供給□し、分周
器（１３）が出力する分周信号をＤフリップフロップよ
りなるデータラッチ回路（１４）のクロック信号入力端
子に供給する。また、ディジタルデータ信号入力端子（
５）に得られるディジタルデータ信号を、データラッチ
回路（１４）のＤ入力端子に供給する。そして、このデ
ータラッチ回路（１４）のＱ出力端子を２モジユラスプ
リスケーラ（１５）の制御信号入力端子（１５ｂ）に供
給する。

ごの２モジユラスプリスケーラ（１５）は１個のＩＣで
構成され、例えば第２図に示す如く５個のフリップフロ
ップＦＦｖ〜Ｆ　Ｆ　ｕと４個のゲート回路（１６）〜
（１９）とアンプ（２０）とで構成され、入力端ｆｌ）
から端子（１５ａ　）に供給される基準周波数出力端子
（７）に供給する回路で、分周比□られるデータラッチ
回路の出力信号により制御される。そして、この２モジ
ユラスプリスケーラ（１５）により分周した出力信号を
分周信号出力端子（１５ｃ）から変調信号出力端子（７
）に供給する。

次に、以上のように構成される本例の変調回路でＭＳＫ
変稠信号を得るための設定条件について説明する。まず
、このＭＳＫ変調は上述の如（、端子（５）に得られる
ディジタルデータ信号のマークとスペースとを夫々第１
及び第２の周波数信号ｆ１及びｆ２に変換すると共にビ
ットクロツタ信号周波数をｒｂとした場合、変調指数を
示す次の（１１式の関係を保つようにするものである。

ここで、第１図の出力端子（７）にこのＭＳＫ変調信号
が得られるとした場合、第１及び第２の周波数信号ｆ１
及びｆ２は、夫々基準周波数信号ｆをが成り立つ。そし
て、この式をＭＳＫ変調の条件を示す（１１式に代入す
ると、次式のとおりとなる。

ｒｂ そして、この（２）式より基準周波数信号ｆは次式で示
される。

また、本例ではビットクロック信号ｒｂは□分周Ｗ（１
３）で得るものとすると□＝ｆｂとなり、この−分周器
（１３）の分周比ｍは次式％式％ 以上の（１）弐〜（４）式を満たすことにより、この第
１図例の回路はＭＳＫ変調回路となる。即ち、入力端子
（１）に得られる（３）式により設定された基準周波数
信号ｆをｍが（４）式により設定された□分周器 器（１３）で分周して、ピットクロック信号ｒｂが得ら
れる。そして、このピットクロック信号ｆｂをデータラ
ッチ回路（１４）に供給することで、端子（５）に得ら
れるディジタルデータ信号をビットクロツタ信号ｆｂに
同期した信号とし、このビットクロツタ信号ｆｂに同期
したディジタルデータ信号が２モジユラスプリスケーラ
（１５）の制御信号入力端子（１５ｂ　）に供給される
。そして、この２モジユラスプリスケーラ（１５）で、
端子（１５ａ）のいずれかの分周比で分周して端子（１
５ｃ）から出力するが、このときの分周比の切替を端子
Ｈ５ｂ）に得られるビットクロック信号ｆｂに同期した
ディジタルデータ信号により行なうので、例えばディジ
タルデータ信号がマークのとき分周比となる。このよう
にしてディジタルデータ信号のとに切替わるＭＳＫ変調
信号が端子（１５ｂ）から出力端子（７）に得られる。

ここで、分周比の一例としてｎ＝１６となる２モジユラ
スプリスケーラ（工５）を使用し、ピットクロックを６
４にｂｐｓとすると、２モジユラスプリスケ上述の（３
）式、（４）式より 基準周波数信号ｆ　＝　７．６８ＭＩＩｚ分周器（１３
）の分周比ｍ　＝　１２０第１の周波数信号ｆ　１＝　
５１２ＫＩＩＺ第２の周波数信号ｆ　２　＝　４８０Ｋ
ＩＩｚとなる。

このようにしてディジタルデータ信号のＭＳＫ変調信号
が得られる変調回路を構成したことにより、構成部品が
少なく回路構成が簡単となる。また、２モジユラスプリ
スケーラ（１５）の出力信号がそのまま変調信号となる
ので高速で回路を動作させることができる。

なお、本発明は上述実施例に限らず、本発明の要旨を逸
税することなく、その他種々の構成が取り得ることは勿
論である。

（発明の効果〕 本発明のディジタル信号変調回路によると、モジュラス
プリスケーラ（１５）を使用したことにより、構成部品
が少なくなると共に高速動作となる利益がある。

【図面の簡単な説明】

第１図は本発明のディジタル信号変調回路の一実施例を
示す構成図、第２図はモジュラスプリスケーラの一例を
示す構成図、第３図及び第４図は夫々従来の変調回路の
一例を示す構成図である。 （１）は基準周波数信号入力端子、（７）は変調信号比
カ端子、（１３）は−分周器、（１４）はデータラッチ
回路、（１５）は２モジユラスプリスケーラである。

Claims (1)

1. 【特許請求の範囲】 ディジタル信号のマークとスペースとを第１及び第２の
   周波数信号ｆ＿１及びｆ＿２に変調し、ビットクロック
   信号周波数をｆｂとすると（ｆ＿１−ｆ＿２）／ｆ＿ｂ
   の式で示される変調指数を０．５として周波数変調する
   ディジタル信号変調回路において、 基準周波数信号を１／ｍに分周する分周器と、該分周器
   の分周信号をビットクロック信号としてディジタルデー
   タ信号をラッチするデータラッチ回路と、該データラッ
   チ回路の出力信号を切換制御信号として上記基準周波数
   信号を１／ｎ−１と１／ｎとの２段階に切替えて分周す
   るモジュラスプリスケーラとを有し、 上記基準周波数ｆをｆ＝ｆ＿ｂ／２×ｎ（ｎ−１）の式
   を満たすように設定すると共に上記分周器の分周比ｍを
   ｍ＝ｎ（ｎ−１）／２の式を満たすよように設定し、上
   記モジュラスプリスケーラの出力信号を変調信号とする
   ことを特徴とするディジタル信号変調回路。