JPH01186032A - データ出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、クロックのエツジに従ってデータが出力機器
から入力機器へ伝送されるデータ伝送系における前記デ
ータの出力装置に関し、デジタルデータを出力する機器
やｔＣ等に適用されるものである。

〈従来技術〉 一般に、クロックに同期してデジタルデータを出力側の
機器から入力側の機器に伝送する場合には、出力側の機
器により決まる前記クロックの立ち上がりまたは立ち下
がりのいずれかのエツジに従ってデジタルデータが伝送
される。

例えば、第４図に示されるように、クロックの立ち上が
りエツジでデータが出力され、立ち下がりエツジで入力
側の機器に読み込まれるようなタイミングで伝送される
。この場合に、入力側の機器が出力側の機器とは逆のエ
ツジで動作する場合、すなわち、立ち上がりエツジでデ
ータを読み込むような場合には、インバータなどの追加
によってクロックを反転させて対応しなければ、前記ク
ロックの立ち上がりエツジではホールドタイムが全くな
いために、伝送路の特性によっては、データの入力が保
証されない場合がある。

〈発明の目的〉 本発明は、上述の点に鑑みて為されたものであって、出
力側と入力側とのエツジ動作の相違に拘わらず、確実に
データが入力側に取り込まれるようにしたデータ出力装
置を提供することを目的とする。

〈発明の構成〉 本発明では、上述の目的を達成するために、クロック出
力回路と、このクロック出力回路のクロックに同期して
データを発生するデータ発生回路と、前記クロック出力
回路のクロックをラッチクロックとして前記データ発生
回路からのデータをラッチするデータラッチ回路とを備
え、前記クロックのエツジに従ってデータ伝送のタイミ
ングをとるデータ出力装置において、前記クロック出力
回路のクロックの位相をずらすための移相回路または遅
延回路を設け、この位相のずらされたクロックおよび前
記データラッチ回路の出力が伝送されるようにしている
。

上記構成によれば、データをラッチするための前記ラッ
チクロックと、入力側へ出力されるクロックとの間に位
相差を生じさせることにより、前記クロックと出力デー
タとのタイミングをずらしているので、セットアツプタ
イムおよびホールドタイムを確保することができ、出力
側と入力側とのエツジ動作が逆であっても、インバータ
などを設けることなく、確実にデータが入力側で取り込
まれることになる。

〈実施例〉 以下、図面によって本発明の実施例について詳細に説明
する。

第１図は、本発明の一実施例のブロック図であり、図示
しない入力装置へデータおよびクロックが伝送される。

この実施例のデータ出力装置は、第１クロツクを出力す
るクロック出力回路ｌと、この第１クロツクに同期して
データを発生するデータ発生回路２と、第１クロツクを
ラブチクロックとして前記データ発生回路２からのデー
タをラッチするデータラッチ回路３とを備えており、以
上の構成は、基本的に従来例と同様である。

さらに、この実施例では、前記第１クロツクの位相をず
らすための移相回路４を設けており、この移相回路４か
らの第２クロツクがクロック出力として図示しない入力
装置に伝送されるとともに、データラブチ回路３の出力
が伝送されるようになっている。

第２図は、第１図の要部の詳細を示す構成図であり、第
３図は動作説明のためのタイミングチャートである。

第３図（Ｃ）に示される第１クロツクを出力するクロッ
ク出力回路１は、第３図ＣＤ）に示されるように第１ク
ロツクの２倍の周波数の第３クロツクを発生するクロッ
ク発生回路５と、この第３クロツクを２分周するＤフリ
ップフロップ６と、第３クロツクを反転するインバータ
７とを備えている。

このクロック出力回路１は、第３図（Ｃ）の第１クロツ
クをデータ発生回路２、データラッチ回路３および移相
回路４に出力する。

データラッチ回路３は、Ｄフリップフロップで構成され
ており、ラッチクロックとしてクロック出力回路ｌから
の第１クロツクが与えられ、第３図（Ａ）に示されるデ
ータが出力される。すなわち、第１クロツクによってデ
ータの伝送タイミングをとっている。

クロック出力回路ｌからの第１クロツクの位相をずらす
ための移相回路４は、Ｄフリップフロップで構成され、
クロック出力回路１のインバータ７からのクロックに基
づいて、第１クロツクの位相を９０度ずらして第３図（
Ｂ）に示される第２クロツクを出力する。

第３図（Ａ）、（Ｂ）のデータ出力およびクロック出力
に示されるように、第１クロツクの位相をずらした第２
クロツクをクロック出力とすることにより、クロック出
力とデータ確定期間Ｔとのタイミングを第４図の従来例
に比べてずらすことができ、クロック出力の立ち上がり
Ａまたは立ち下がりＢのいずれにおいても、セットアツ
プタイムＡ１．Ｂ１．およびホールドタイムＡ　２．８
２か確保されることになり、クロック出力の立ち上がり
または立ち下がりのいずれのエツジでも同一のデータが
得ることができる。

したがって、出力側と入力側とのエツジ動作が逆であっ
ても、インバータなどを設けることなく、確実にデータ
が入力側で取り込まれることになり、エツジ動作の異な
る多数の入力機器を改造することなく、本発明の出力装
置に接続できることになる。

上述の実施例では、移相回路４を設けたけれども、本発
明の他の実施例として移相回路４に代えて遅延回路を設
けてもよい。

また、上述の実施例では、１ビツトのデータを伝送する
例について説明したけれども、複数ビットのデータであ
っても同様に適用できるのは勿論である。

〈発明の効果〉 以上のように本発明によれば、データをラッチするため
のラッチクロックと、入力側へ伝送されるクロックとの
間に位相差を生じさせているので、セットアツプタイム
およびホールドタイムを確保することができ、出力側と
入力側とのエツジ動作が逆であっても、インバータなど
を設けることなく、確実にデータが入力側で取り込まれ
ることになる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の要部の詳細を示す構成図、第３図は動作説明のため
のタイミングチャート、第４図は従来例のタイミングチ
ャートである。 ｌ・・・クロック出力回路、２・・・データ発生回路、
３・・データラッチ回路、４・・・移相回路。

Claims (1)

【特許請求の範囲】
1. （１）クロック出力回路と、このクロック出力回路のク
   ロックに同期してデータを発生するデータ発生回路と、
   前記クロック出力回路のクロックをラッチクロックとし
   て前記データ発生回路からのデータをラッチするデータ
   ラッチ回路とを備え、前記クロックのエッジに従ってデ
   ータ伝送のタイミングをとるデータ出力装置において、 前記クロック出力回路のクロックの位相をずらすための
   移相回路または遅延回路を設け、この位相のずらされた
   クロックおよび前記データラッチ回路の出力が伝送され
   ることを特徴とするデータ出力装置。