JPS63193780A - 垂直同期信号検出装置 - Google Patents
垂直同期信号検出装置Info
- Publication number
- JPS63193780A JPS63193780A JP62026083A JP2608387A JPS63193780A JP S63193780 A JPS63193780 A JP S63193780A JP 62026083 A JP62026083 A JP 62026083A JP 2608387 A JP2608387 A JP 2608387A JP S63193780 A JPS63193780 A JP S63193780A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- vertical synchronization
- vertical synchronizing
- vertical
- detection window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば、VTR等におけるサーボ系に用い
られる基準信号を形成する垂直同期信号検出装置に関す
る。
られる基準信号を形成する垂直同期信号検出装置に関す
る。
この発明は、例えば、VTR等におけるサーボ系に用い
られる垂直同期信号検出装置において、ノイズマスク処
理をCPUを用いてソフトウェアにより行うようにして
適応的にマスクの幅及び深さを変更できるようにし、所
定の条件を満たす垂直同期パルスのタイミングから垂直
期間経過後の時刻を中心とする任意の幅の検出窓を設定
すると共に、その検出窓内に次の垂直同期パルスが存在
し、然も所定の条件を満たすかどうかを判定して、条件
を満たす場合においてのみ垂直同期パルスを出力するこ
とで、回路を複雑かつ大規模とすることなく誤動作防止
の能力を向上させるものである。
られる垂直同期信号検出装置において、ノイズマスク処
理をCPUを用いてソフトウェアにより行うようにして
適応的にマスクの幅及び深さを変更できるようにし、所
定の条件を満たす垂直同期パルスのタイミングから垂直
期間経過後の時刻を中心とする任意の幅の検出窓を設定
すると共に、その検出窓内に次の垂直同期パルスが存在
し、然も所定の条件を満たすかどうかを判定して、条件
を満たす場合においてのみ垂直同期パルスを出力するこ
とで、回路を複雑かつ大規模とすることなく誤動作防止
の能力を向上させるものである。
従来のVTRにおいては、サーボ系において正確な基準
信号となる垂直同期信号が必要とされるため、入力ビデ
オ信号から分離して得られる入力垂直同期パルスに対し
てノイズマスクと称される処理を行い、ノイズによる誤
動作を防止した形で信頼性の高い垂直同期パルスだけを
選択し、得られた垂直同期パルスに基づいてPLLによ
り位相をロックするようにして基準垂直同期信号を得る
ようにしている。
信号となる垂直同期信号が必要とされるため、入力ビデ
オ信号から分離して得られる入力垂直同期パルスに対し
てノイズマスクと称される処理を行い、ノイズによる誤
動作を防止した形で信頼性の高い垂直同期パルスだけを
選択し、得られた垂直同期パルスに基づいてPLLによ
り位相をロックするようにして基準垂直同期信号を得る
ようにしている。
このような誤動作の防止のためのノイズマスク処理は、
従来、垂直同期信号検出装置の専用ハードウェアで行わ
れている。ノイズマスク処理としては、−Mに、モノマ
ルチバイブレーク等の時間制御手段を用いて設定された
区間に関して入力垂直同期パルスを無効とする方式がと
られている。
従来、垂直同期信号検出装置の専用ハードウェアで行わ
れている。ノイズマスク処理としては、−Mに、モノマ
ルチバイブレーク等の時間制御手段を用いて設定された
区間に関して入力垂直同期パルスを無効とする方式がと
られている。
つまり、最初に入力された垂直同期パルスにより、垂直
周期よりやや短い時定数を有するモノマルチバイブレー
タをトリガし、モノマルチバイブレークの出力が保持さ
れる区間において、ゲート回路を閉じて入力垂直同期パ
ルスの出力を禁止し、無効とするものである。
周期よりやや短い時定数を有するモノマルチバイブレー
タをトリガし、モノマルチバイブレークの出力が保持さ
れる区間において、ゲート回路を閉じて入力垂直同期パ
ルスの出力を禁止し、無効とするものである。
しかし、従来の垂直同期信号検出装置では1、上述した
ようにノイズマスク処理にモノマルチバイブレーク等の
専用ハードウェアを用いるため、ノイズマスクの幅や深
さ等を変更することが困難で適応性に乏しい欠点がある
と共に、誤動作防止の性能を向上させるためには、ハー
ドウェアを複雑でかつ大規模なものとしなければならな
い欠点があった。
ようにノイズマスク処理にモノマルチバイブレーク等の
専用ハードウェアを用いるため、ノイズマスクの幅や深
さ等を変更することが困難で適応性に乏しい欠点がある
と共に、誤動作防止の性能を向上させるためには、ハー
ドウェアを複雑でかつ大規模なものとしなければならな
い欠点があった。
また、従来の垂直同期信号検出装置では、垂直同期パル
スが一個抜けると、そのタイミングより後のノイズに対
してガードがかからない状態となって、入力される全て
の信号を有効とみなして動作する欠点があり、正確な垂
直同期信号を得るまでに時間がかかる問題点があった。
スが一個抜けると、そのタイミングより後のノイズに対
してガードがかからない状態となって、入力される全て
の信号を有効とみなして動作する欠点があり、正確な垂
直同期信号を得るまでに時間がかかる問題点があった。
従って、この発明の目的は、ノイズマスクの幅や深さ等
を必要に応じて自由に変更でき、回路を複雑でかつ大規
模とすることな(誤動作防止の能力が向上された垂直同
期信号検出装置を提供することにある。
を必要に応じて自由に変更でき、回路を複雑でかつ大規
模とすることな(誤動作防止の能力が向上された垂直同
期信号検出装置を提供することにある。
この発明では、垂直同期パルス分離回路2により入力ビ
デオ信号から分離された入力信号が供給され、入力信号
から垂直期間経過後の時刻を中心とする任意の幅の検出
窓を設定すると共に、検出窓内に入力信号が存在するか
どうかを判断し、存在する時に垂直同期信号として採用
する手段としてCPU3が設けられる。
デオ信号から分離された入力信号が供給され、入力信号
から垂直期間経過後の時刻を中心とする任意の幅の検出
窓を設定すると共に、検出窓内に入力信号が存在するか
どうかを判断し、存在する時に垂直同期信号として採用
する手段としてCPU3が設けられる。
垂直同期パルス分離回路2において分離された垂直同期
パルスがラッチ回路5及びCPU3の夫々に供給される
と、ラッチ回路5にカウンタ回路4のカウント出力がラ
ッチされ、このカウント出力がデータバス6を介してC
PU3に取り込まれる。CPU3において、前垂直同期
パルスのタイミングにおけるカウント値と現垂直同期パ
ルスのタイミングにおけるカウント値とに基づいて判定
処理がなされ、判定結果が所定の条件を満たすかどうか
が判断され、所定の条件を満たす時のみ入力された垂直
同期パルスが有効なものとして出力される。
パルスがラッチ回路5及びCPU3の夫々に供給される
と、ラッチ回路5にカウンタ回路4のカウント出力がラ
ッチされ、このカウント出力がデータバス6を介してC
PU3に取り込まれる。CPU3において、前垂直同期
パルスのタイミングにおけるカウント値と現垂直同期パ
ルスのタイミングにおけるカウント値とに基づいて判定
処理がなされ、判定結果が所定の条件を満たすかどうか
が判断され、所定の条件を満たす時のみ入力された垂直
同期パルスが有効なものとして出力される。
以下、この発明の一実施例について図面を参照して説明
する。第1図は、この発明がVTRのサーボ系に適用さ
れた一実施例を示し、第1図において1で示されるのが
入力端子である。入力端子1には、例えば、チューナ回
路において選局されたチャンネル出力を映像検波して得
られるビデオ信号が供給される。
する。第1図は、この発明がVTRのサーボ系に適用さ
れた一実施例を示し、第1図において1で示されるのが
入力端子である。入力端子1には、例えば、チューナ回
路において選局されたチャンネル出力を映像検波して得
られるビデオ信号が供給される。
入力端子1から入力ビデオ信号が垂直同期パルス分離回
路2に供給される。垂直同期パルス分離回路2は、ビデ
オ信号から垂直同期パルスを分離し、この垂直同期パル
スをランチ回路5及びCPU3の夫々に供給する。垂直
同期パルス分離回路2において分離された垂直同期パル
スがCPU3に供給されると、例えばその立ち上がリエ
・ノジでCPU3が割り込み状態となる。CPU3には
、RAM?及びROM8がデータバス6で結合されてお
り、順次RAM7及びROM8からデータ等が読み出さ
れ、所定の順序で処理がなされる。
路2に供給される。垂直同期パルス分離回路2は、ビデ
オ信号から垂直同期パルスを分離し、この垂直同期パル
スをランチ回路5及びCPU3の夫々に供給する。垂直
同期パルス分離回路2において分離された垂直同期パル
スがCPU3に供給されると、例えばその立ち上がリエ
・ノジでCPU3が割り込み状態となる。CPU3には
、RAM?及びROM8がデータバス6で結合されてお
り、順次RAM7及びROM8からデータ等が読み出さ
れ、所定の順序で処理がなされる。
また、それと共に垂直同期パルス分離回路2において形
成された垂直同期パルスがラッチ回路5に供給されると
、その立ち上がりエツジでラッチ回路5がトリガされ、
カウンタ回路4の出力をラッチする。カウンタ回路4は
、水晶発振器4aを有しており、例えば、1psec毎
にカウントアツプしてフリーランする構成とされている
。つまり、カウンタ回路4の時系列のカウント値が垂直
同期パルスの立ち上がりのタイミング毎にデータバス6
を介してCPU3に取り込まれる。
成された垂直同期パルスがラッチ回路5に供給されると
、その立ち上がりエツジでラッチ回路5がトリガされ、
カウンタ回路4の出力をラッチする。カウンタ回路4は
、水晶発振器4aを有しており、例えば、1psec毎
にカウントアツプしてフリーランする構成とされている
。つまり、カウンタ回路4の時系列のカウント値が垂直
同期パルスの立ち上がりのタイミング毎にデータバス6
を介してCPU3に取り込まれる。
CPU3において、取り込まれた垂直同期パルスのタイ
ミングにおけるカウント値に基づいてノイズマスク処理
がなされる。第2図に示すように、垂直同期パルスのタ
イミングに対応した時系列のカウント値を夫々L 、1
−2.1l−In tII−1とすると、を 夫々のパルス間隔は、1.%−1”11−! l t
a ”’−Eト1で表される。従って、ノイズマスク処
理は、現垂直同期パルスから次の垂直同期パルスの発生
タイミングを推定し、実際に次の垂直同期パルスのタイ
ミングが第2図において斜線で示すように、(2XT)
の幅の検出窓内に存在するかどうかを判断してなされる
。
ミングにおけるカウント値に基づいてノイズマスク処理
がなされる。第2図に示すように、垂直同期パルスのタ
イミングに対応した時系列のカウント値を夫々L 、1
−2.1l−In tII−1とすると、を 夫々のパルス間隔は、1.%−1”11−! l t
a ”’−Eト1で表される。従って、ノイズマスク処
理は、現垂直同期パルスから次の垂直同期パルスの発生
タイミングを推定し、実際に次の垂直同期パルスのタイ
ミングが第2図において斜線で示すように、(2XT)
の幅の検出窓内に存在するかどうかを判断してなされる
。
つまり、現垂直同期パルスのカウント値をtoとし、前
垂直同期パルスのカウント値をtO−1とすると、現垂
直同期パルスのカウント値t0と前垂直同期パルスのカ
ウント値t0,1との差がvc+T≧tO”tO−1≧
VC−T −・−・−(1)(■、:垂直周期、T:窓
幅) を満足するかどうかを判断してノイズマスク処理がなさ
れる。尚、ビデオ信号の垂直周期vcは、一定で例えば
NTSC方式においてVc −16,7msとされてい
る。
垂直同期パルスのカウント値をtO−1とすると、現垂
直同期パルスのカウント値t0と前垂直同期パルスのカ
ウント値t0,1との差がvc+T≧tO”tO−1≧
VC−T −・−・−(1)(■、:垂直周期、T:窓
幅) を満足するかどうかを判断してノイズマスク処理がなさ
れる。尚、ビデオ信号の垂直周期vcは、一定で例えば
NTSC方式においてVc −16,7msとされてい
る。
第3図は、CPU3においてなされるノイズマスク処理
の一例としてのフローチャートである。
の一例としてのフローチャートである。
まず、ステップ11において、現垂直同期パルスのカウ
ント値t、が入力されるまでステップ11の処理が繰り
返され、t、が入力されると、L。がスト了される(ス
テップ12)。前垂直同期パルスのカウント値t、−8
と現垂直同期パルスのカウント値t、との差が求められ
、得られる差の値が V、+T≧t、 l1l−1≧V C−T−・・−
・(1)(Vc :垂直周期、T:窓幅) を満足するかどうかが判断される(ステップ13)。
ント値t、が入力されるまでステップ11の処理が繰り
返され、t、が入力されると、L。がスト了される(ス
テップ12)。前垂直同期パルスのカウント値t、−8
と現垂直同期パルスのカウント値t、との差が求められ
、得られる差の値が V、+T≧t、 l1l−1≧V C−T−・・−
・(1)(Vc :垂直周期、T:窓幅) を満足するかどうかが判断される(ステップ13)。
ステップ13における(1)式を満足している場合には
、toに対応する現垂直同期パルスが有効′と判断され
、基準信号として出力とされる。そしてt、がt、−8
に置き換えられ(ステップ16)、ステップ11の処理
に戻される。
、toに対応する現垂直同期パルスが有効′と判断され
、基準信号として出力とされる。そしてt、がt、−8
に置き換えられ(ステップ16)、ステップ11の処理
に戻される。
また、ステップ13における(1)式を満足していない
場合には、t、に対応する現垂直同期パルスが無効と判
断され、出力が禁止される。そしてt。がtO−1に置
き換えられ(ステップ16)、ステップ11の処理に戻
される。
場合には、t、に対応する現垂直同期パルスが無効と判
断され、出力が禁止される。そしてt。がtO−1に置
き換えられ(ステップ16)、ステップ11の処理に戻
される。
このように、基準信号として信頼性の高い垂直同期パル
スのみがCPU3から出力され、この基準信号が例えば
回転ドラムの位相サーボに用いられるPLLに供給され
て、位相がロックされる。
スのみがCPU3から出力され、この基準信号が例えば
回転ドラムの位相サーボに用いられるPLLに供給され
て、位相がロックされる。
尚、CPU3から基準信号として垂直同期パルスを出力
せずとも、取り込まれたカウント値を用いてCPU3に
おいてソフトウェアサーボを行うようにしても良(、ま
た、ソフトウェアによるPLLを行うようにしても良い
。
せずとも、取り込まれたカウント値を用いてCPU3に
おいてソフトウェアサーボを行うようにしても良(、ま
た、ソフトウェアによるPLLを行うようにしても良い
。
また、上述の例では、−垂直周期毎に垂直同期パルスが
検出窓内に存在するがどうかを判定して有効/無効を判
断する場合について説明したが、他の例として、第4図
のフローチャートに示すよ□うに、N回連続して垂直同
期パルスが検出窓内に存在するかどうかを判定して連続
して存在する時のみマスクを設定すると共に、M回連続
して設定された検出窓内に垂直同期パルスが存在しなか
った時にマスクを解除するようにして、有効/無効を判
断するようにしても良い。
検出窓内に存在するがどうかを判定して有効/無効を判
断する場合について説明したが、他の例として、第4図
のフローチャートに示すよ□うに、N回連続して垂直同
期パルスが検出窓内に存在するかどうかを判定して連続
して存在する時のみマスクを設定すると共に、M回連続
して設定された検出窓内に垂直同期パルスが存在しなか
った時にマスクを解除するようにして、有効/無効を判
断するようにしても良い。
例えば、第4図のフローチャートにおけるN。
Mを(N−2,M−3)とした場合のノイズマスク処理
について説明する。
について説明する。
まず、ステップ21において、イニシャライズされて(
a−0,b−0)とされ、ステップ22において現垂直
同期パルスのカウント値t、が入力されたかどうかが判
断される。カウント値t0が入力されるまでステップ2
2の処理が繰り返され、toが入力されると、toがス
トアされ(ステップ23)、所定の条件を満たすかどう
かが判断される(ステップ24)。
a−0,b−0)とされ、ステップ22において現垂直
同期パルスのカウント値t、が入力されたかどうかが判
断される。カウント値t0が入力されるまでステップ2
2の処理が繰り返され、toが入力されると、toがス
トアされ(ステップ23)、所定の条件を満たすかどう
かが判断される(ステップ24)。
つまり、ステップ24では、マスク解除状態において現
垂直同期パルスのカウント値t0と前垂直同期パルスの
カウント値t0−1との差が求められ、得られた差の値
が ■、 +’1’≧t、 to−1≧■o−T・・・
・・・(1)(VC:垂直周期、T:窓幅) を満足するかどうかが判断される。また、マスク設定状
態においては、3 (=M)垂直周期にわたって垂直周
期毎に設定される検出窓内に現垂直同期パルスが存在す
るかどうかが判断される。
垂直同期パルスのカウント値t0と前垂直同期パルスの
カウント値t0−1との差が求められ、得られた差の値
が ■、 +’1’≧t、 to−1≧■o−T・・・
・・・(1)(VC:垂直周期、T:窓幅) を満足するかどうかが判断される。また、マスク設定状
態においては、3 (=M)垂直周期にわたって垂直周
期毎に設定される検出窓内に現垂直同期パルスが存在す
るかどうかが判断される。
ステップ24における条件を満足する場合には、aがイ
ンクリメントされると共に、bがOとされ(ステップ2
5)、aが2 (−N)以上かどうかが判断される(ス
テップ26)。(a≧2)である場合には、マスク設定
状態とされ、現垂直同期パルスから後の3 (=M)垂
直周期にわたって垂直周期毎に検出窓が設定され、この
検出窓が有効区間とされ、他の区間が無効区間とされる
(ステップ27)。また、(a<2)である場合には、
現垂直同期パルスが無効とされ(ステップ34)、to
がt。−Iと置き換えられ(ステップ30)、ステップ
22の処理に戻される。
ンクリメントされると共に、bがOとされ(ステップ2
5)、aが2 (−N)以上かどうかが判断される(ス
テップ26)。(a≧2)である場合には、マスク設定
状態とされ、現垂直同期パルスから後の3 (=M)垂
直周期にわたって垂直周期毎に検出窓が設定され、この
検出窓が有効区間とされ、他の区間が無効区間とされる
(ステップ27)。また、(a<2)である場合には、
現垂直同期パルスが無効とされ(ステップ34)、to
がt。−Iと置き換えられ(ステップ30)、ステップ
22の処理に戻される。
ステップ27において、マスク設定状態とされ □る
と、更にaが3以上であるかどうかが判断される(ステ
ップ2B>、(a≧3)である場合には、カウント値t
0に対応する現垂直同期パルスが有効と判断され、基準
信号として出力される(ステップ29)。そして、to
がt。−2と置き換えられ(ステップ30)、ステップ
22の処理に戻される。また、(a<3)である場合に
は、現垂直同期パルスが無効とされ(ステップ34)、
t。
と、更にaが3以上であるかどうかが判断される(ステ
ップ2B>、(a≧3)である場合には、カウント値t
0に対応する現垂直同期パルスが有効と判断され、基準
信号として出力される(ステップ29)。そして、to
がt。−2と置き換えられ(ステップ30)、ステップ
22の処理に戻される。また、(a<3)である場合に
は、現垂直同期パルスが無効とされ(ステップ34)、
t。
がt6−1と置き換えられ(ステップ30)、ステップ
22の処理に戻される。
22の処理に戻される。
また、ステップ24における条件を満足していないと判
断される場合には、aが0とされると共に、bがインク
リメントされ(ステップ31)、bが3 (=M)以上
かどうかが判断される(ステップ32)。(b≧3)で
ある場合には、マスク設定状態が解除され、現垂直同期
パルスから後の区間に関してマスク設定のための候補区
間とされる(ステップ33)。そして、現垂直同期パル
スが無効とされ(ステップ34)、toがto−1と置
き換えられ(ステップ30)、ステップ22の処理に戻
される。また、(b<3)である場合には、現垂直同期
パルスが無効とされ(ステップ34)、toがto−1
と置き換えられ(ステップ30)、ステップ22の処理
に戻される。
断される場合には、aが0とされると共に、bがインク
リメントされ(ステップ31)、bが3 (=M)以上
かどうかが判断される(ステップ32)。(b≧3)で
ある場合には、マスク設定状態が解除され、現垂直同期
パルスから後の区間に関してマスク設定のための候補区
間とされる(ステップ33)。そして、現垂直同期パル
スが無効とされ(ステップ34)、toがto−1と置
き換えられ(ステップ30)、ステップ22の処理に戻
される。また、(b<3)である場合には、現垂直同期
パルスが無効とされ(ステップ34)、toがto−1
と置き換えられ(ステップ30)、ステップ22の処理
に戻される。
このようなノイズマスク処理を行うCPU3に、例えば
、第5図において■〜@で示される垂直同期パルスのタ
イミングでカウント値が取り込まれた場合について説明
する。尚、第5図における斜線の領域が無効区間とされ
、○印で示されるパルスが有効とされると共に、X印で
示されるパルスが無効とされる。
、第5図において■〜@で示される垂直同期パルスのタ
イミングでカウント値が取り込まれた場合について説明
する。尚、第5図における斜線の領域が無効区間とされ
、○印で示されるパルスが有効とされると共に、X印で
示されるパルスが無効とされる。
第5図において、■で示すパルスのタイミングと1個前
に入力されたパルスとのタイミングとがvc +’l
’≧t11−t11−1 ≧■ゎ −T・・・・・・
(1)(Vc :垂直周期、T:窓幅) を満足し、また、■で示すパルスのタイミングとパルス
■のタイミングとが(1)式を満足している場合には、
パルス■によりマスクが設定され、3垂直周期にわたっ
て有効区間及び無効区間が設定される。
に入力されたパルスとのタイミングとがvc +’l
’≧t11−t11−1 ≧■ゎ −T・・・・・・
(1)(Vc :垂直周期、T:窓幅) を満足し、また、■で示すパルスのタイミングとパルス
■のタイミングとが(1)式を満足している場合には、
パルス■によりマスクが設定され、3垂直周期にわたっ
て有効区間及び無効区間が設定される。
パルス■及び■のタイミングが更に(11式を満足して
いる場合には、3回以上連続して条件を満足するため、
パルス■及び■が有効と判断され、基準信号として出力
される。
いる場合には、3回以上連続して条件を満足するため、
パルス■及び■が有効と判断され、基準信号として出力
される。
パルス■のタイミングの直後において、例えば、チュー
ナ回路のチャンネルが変更された場合には、位相がシフ
トされ、それ以後位相がずれた状態となり、無効区間に
存在するパルス■〜■の3個のパルスが無効と判断され
る。パルス■において、3回連続して有効区間にパルス
が存在しないため、パルス■とパルス■との間に設定さ
れた有効区間のタイミングの直後からマスクの設定のた
めの候補区間とされる。
ナ回路のチャンネルが変更された場合には、位相がシフ
トされ、それ以後位相がずれた状態となり、無効区間に
存在するパルス■〜■の3個のパルスが無効と判断され
る。パルス■において、3回連続して有効区間にパルス
が存在しないため、パルス■とパルス■との間に設定さ
れた有効区間のタイミングの直後からマスクの設定のた
めの候補区間とされる。
パルス■及びパルス■のタイミングが(1)式を満足し
、また、パルス■及びパルス■のタイミングが(1)式
を満足している場合には、パルス■によりマスクが設定
され、3垂直周期にわたって有効区間及び無効区間が設
定される。
、また、パルス■及びパルス■のタイミングが(1)式
を満足している場合には、パルス■によりマスクが設定
され、3垂直周期にわたって有効区間及び無効区間が設
定される。
パルス[相]及びパルス0のタイミングが更に(1)式
を満足している場合には、3回以上連続して条件を満足
するため、パルス[相]及び■が有効と判断され、基準
信号として出力される。
を満足している場合には、3回以上連続して条件を満足
するため、パルス[相]及び■が有効と判断され、基準
信号として出力される。
■′で示す本来あるべきパルス(図中破線の矢印で示す
)が存在しない場合でも、パルス■のタイミングより後
の3垂直周期にわたってマスクが設定されているため、
有効区間に存在するパルス@が有効と判断され、基準信
号として出力される。
)が存在しない場合でも、パルス■のタイミングより後
の3垂直周期にわたってマスクが設定されているため、
有効区間に存在するパルス@が有効と判断され、基準信
号として出力される。
パルス@のタイミングより後の3垂直周期にわたってマ
スクが設定され、本来あるべきパルス@′及び0′ (
図中破線の矢印で示す)が存在しなくとも、パルス@が
無効と判断されると共に、有効区間に存在するパルス[
相]が有効と判断され、基準信号として出力される。更
に、パルス■により後の3垂直周期にわたってマスクが
設定され、有効区間に存在するパルス[相]が有効と判
断され、基準信号として出力される。
スクが設定され、本来あるべきパルス@′及び0′ (
図中破線の矢印で示す)が存在しなくとも、パルス@が
無効と判断されると共に、有効区間に存在するパルス[
相]が有効と判断され、基準信号として出力される。更
に、パルス■により後の3垂直周期にわたってマスクが
設定され、有効区間に存在するパルス[相]が有効と判
断され、基準信号として出力される。
この発明では、垂直同期パルス分離回路において分離さ
れた垂直同期パルスがラッチ回路及びCPUの夫々に供
給されると、カウンタ回路の出力がラッチされ、このカ
ウント出力がデータバスを介してCPUに取り込まれろ
。CPUにおいて、前垂直同期パルスのタイミングにお
けるカウント値と現垂直同期パルスのタイミングにおけ
るカウント値に基づいて判定処理がなされ、判定結果が
所定の条件を満たす時のみ入力された垂直同期パルスが
有効なものとして出力される。
れた垂直同期パルスがラッチ回路及びCPUの夫々に供
給されると、カウンタ回路の出力がラッチされ、このカ
ウント出力がデータバスを介してCPUに取り込まれろ
。CPUにおいて、前垂直同期パルスのタイミングにお
けるカウント値と現垂直同期パルスのタイミングにおけ
るカウント値に基づいて判定処理がなされ、判定結果が
所定の条件を満たす時のみ入力された垂直同期パルスが
有効なものとして出力される。
従って、この発明に依れば、ハードウェアを用いること
なくソフトウェアによりノイズマスク処理がなされるた
め、容易にノイズマスクの幅や深さ等を変更することが
でき、柔軟性を持った垂直同期信号検出装置を提供する
ことができる。また、この発明に依れば、垂直同期パル
スが一個抜けた場合においても、複数の垂直期間にわた
ってマスクを設定することができるため、誤動作防止の
能力を向上させることができる。
なくソフトウェアによりノイズマスク処理がなされるた
め、容易にノイズマスクの幅や深さ等を変更することが
でき、柔軟性を持った垂直同期信号検出装置を提供する
ことができる。また、この発明に依れば、垂直同期パル
スが一個抜けた場合においても、複数の垂直期間にわた
ってマスクを設定することができるため、誤動作防止の
能力を向上させることができる。
第1図はこの発明の一実施例のブロック図、第2図には
この発明の一実施例の動作説明に用いる図、第3図はこ
の発明の一実施例の動作説明に用いる一例としてのフロ
ーチャート、第4図はこの発明の一実施例の動作説明に
用いる他の例としてのフローチャート、第5図は第4図
のフローチャートに基づ(ノイズマスク処理の具体的な
説明に用いる図である。 図面における主要な符号の説明 1:入力端子、 2:垂直同期パルス分離回路。 3:CPU、 4:カウンタ回路、 5ニラフチ
回路。 第4図
この発明の一実施例の動作説明に用いる図、第3図はこ
の発明の一実施例の動作説明に用いる一例としてのフロ
ーチャート、第4図はこの発明の一実施例の動作説明に
用いる他の例としてのフローチャート、第5図は第4図
のフローチャートに基づ(ノイズマスク処理の具体的な
説明に用いる図である。 図面における主要な符号の説明 1:入力端子、 2:垂直同期パルス分離回路。 3:CPU、 4:カウンタ回路、 5ニラフチ
回路。 第4図
Claims (1)
- 【特許請求の範囲】 垂直同期パルス分離回路により入力ビデオ信号から分離
された入力信号が供給され、上記入力信号から垂直期間
経過後の時刻を中心とする任意の幅の検出窓を設定する
手段と、 上記検出窓内に入力信号が存在するかどうかを判断し、
存在する時に垂直同期信号として採用する手段と、 を有することを特徴とする垂直同期信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62026083A JP2733920B2 (ja) | 1987-02-06 | 1987-02-06 | 垂直同期信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62026083A JP2733920B2 (ja) | 1987-02-06 | 1987-02-06 | 垂直同期信号検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63193780A true JPS63193780A (ja) | 1988-08-11 |
| JP2733920B2 JP2733920B2 (ja) | 1998-03-30 |
Family
ID=12183727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62026083A Expired - Lifetime JP2733920B2 (ja) | 1987-02-06 | 1987-02-06 | 垂直同期信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2733920B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229779A (ja) * | 1990-04-30 | 1992-08-19 | Thomson Consumer Electron Inc | 入力信号がテレビジョン信号の正しい同期成分を含んでいるか否かを判定する装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580814A (en) * | 1978-12-11 | 1980-06-18 | Sharp Corp | Pcm recorder/reproducer |
| JPS5696579A (en) * | 1979-12-29 | 1981-08-04 | Sony Corp | Vertical synchronizing separation circuit |
| JPS5923970A (ja) * | 1982-07-30 | 1984-02-07 | Toshiba Corp | 水平同期検出回路 |
| JPS61156977A (ja) * | 1984-12-27 | 1986-07-16 | Sony Corp | 同期信号抽出回路 |
-
1987
- 1987-02-06 JP JP62026083A patent/JP2733920B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580814A (en) * | 1978-12-11 | 1980-06-18 | Sharp Corp | Pcm recorder/reproducer |
| JPS5696579A (en) * | 1979-12-29 | 1981-08-04 | Sony Corp | Vertical synchronizing separation circuit |
| JPS5923970A (ja) * | 1982-07-30 | 1984-02-07 | Toshiba Corp | 水平同期検出回路 |
| JPS61156977A (ja) * | 1984-12-27 | 1986-07-16 | Sony Corp | 同期信号抽出回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229779A (ja) * | 1990-04-30 | 1992-08-19 | Thomson Consumer Electron Inc | 入力信号がテレビジョン信号の正しい同期成分を含んでいるか否かを判定する装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2733920B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637746A (ja) | フレーム同期制御方式 | |
| JP2584309B2 (ja) | 基準信号作成回路 | |
| US4970581A (en) | Circuit for and method of detecting color field sequence in a color video signal | |
| US4227214A (en) | Digital processing vertical synchronization system for a television receiver set | |
| JP2733920B2 (ja) | 垂直同期信号検出装置 | |
| KR100230026B1 (ko) | 클럭 기준 펄스의 시퀀스를 검출하기 위한 방법과 장치 | |
| EP0519612B1 (en) | Vertical synchronization processing circuit | |
| JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
| EP0249987B1 (en) | Vertical driving pulse generating circuit | |
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| SU840882A1 (ru) | Устройство дл определени значений буле-ВыХ фуНКций | |
| JPH03250976A (ja) | 画像プリンタの同期信号処理回路 | |
| JPH05191397A (ja) | フレーム同期回路 | |
| JPS60111577A (ja) | 垂直同期装置 | |
| JP3240869B2 (ja) | 同期回路 | |
| EP0112599A2 (en) | Pulse corrector | |
| JP2770352B2 (ja) | ウィンドウパルス位相制御回路 | |
| SU1515382A2 (ru) | Устройство цикловой синхронизации | |
| JP2862926B2 (ja) | フレーム同期保護回路 | |
| JP3033543B2 (ja) | フレーム同期回路 | |
| JP3279140B2 (ja) | 水平同期信号保護装置 | |
| JPH04233349A (ja) | クロック装置の外部マスタークロック異常検出回路 | |
| KR19980703637A (ko) | 수직 동기화 신호 검출기 | |
| JP2601172B2 (ja) | クロック信号の余剰パルス検出回路 | |
| JP3203667B2 (ja) | 垂直同期処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |