JPS63196952A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS63196952A
JPS63196952A JP62030179A JP3017987A JPS63196952A JP S63196952 A JPS63196952 A JP S63196952A JP 62030179 A JP62030179 A JP 62030179A JP 3017987 A JP3017987 A JP 3017987A JP S63196952 A JPS63196952 A JP S63196952A
Authority
JP
Japan
Prior art keywords
event
detected
occurrence
processing
registered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62030179A
Other languages
English (en)
Inventor
Naoya Ono
直哉 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62030179A priority Critical patent/JPS63196952A/ja
Publication of JPS63196952A publication Critical patent/JPS63196952A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロセッサ内での事象の発生を外部から観測可
能な情報処理装置に関するものである。
〔従来の技術〕
プロセッサ内での事象の発生を外部から観測可能にする
ことにより、ハードウェアあるいはソフトウェアのデバ
ッグを容易にできることはよく知られている。たとえば
、主記憶の特定のアドレスにある命令の実行あるいはデ
ータへのアクセス等の事象の発生としてプロセッサの外
部に通知したうえで停止することによりプログラムをデ
バッグする人はその時点でのメモリの内容、内部レジス
タの値等を外部から読み出すことによりハードウェア、
ソフトウェアの正当性をチェックすることができる。あ
るいは事象検出として外部に通知し外部でこの事象発生
の系列を記録し解析することによりソフトウェアの正当
性をチェックしなりあるいはソフトウェアの効率を解析
することができる。これらのデバッグ/トレースの作業
においてはその内容に応じて検出すべき事象の種類が異
なるばかりでなく事象によってはその発生時点でプロセ
ッサを停止したうえでプロセッサの詳細な内部状態を読
み出す必要があるものから単に事象の発生のみを検出で
きればよいものも存在しこの場合にはプロセッサの処理
を中断する必要はない。
〔発明が解決しようとする問題点〕
しかしながら従来は検出が必要な事象のみを登録する適
切な手段が存在しなかったために不必要な事象まで外部
に通知せざるをえなかったためにプロセッサの中断が頻
発し処理速度が低下する。
あるいは無駄な事象まで記録せざるをえないためにトレ
ースデータ量が大きくなり短時間のトレースしかできな
いばかりでなく得られたトレースデータの処理にも多大
の時間がかかるという欠点があった。
本発明は前述の問題点を解決するためになされたもので
、本発明の第一の目的は、ハードウェア、プログラムの
デバッグ、トレースに関して、必要とする複数個の事象
を検出すべき事象発生として登録できるとともに各事象
発生に際してプロセッサを停止させるか否かを制御可能
にすることにより必要な事象の発生のみを外部に通知し
かつ必要な場合にのみプロセッサを停止できることから
少ないオーバーヘッドで効率よくデバッグあるいはトレ
ースが可能な情報処理装置を提供することにある9本発
明の第二の目的は、事象の発生とともに発生した事象の
種類を外部に出力することにより、少ないオーバーヘッ
ド時間でハードウェア、プログラムのデバッグ、トレー
スを行なうことが可能な情報処理装置を提供することに
ある。
〔問題点を解決するための手段〕
本発明において情報処理装置は、検出すべき事象を外部
から登録する手段、前記登録された事象の発生を検出す
る手段、前記検出すべき事象に対応したエントリを持ち
、各エントリは事象の発生に際してプロセッサの処理を
中断すべきか否かを指定するためのフィールドをもち外
部からの指令により指定されたエントリの前記各フィー
ルドをセット、リセットすることが可能な事象制御テー
ブル、前記検出手段により事象の発生が検出された時に
検出された事象に対応する前記事象制御テーブルのエン
トリを読み出しその内容により処理中断の指示があった
場合には事象の発生を外部に通知するとともにプロセッ
サの処理を中断し、処理中断の指示がなかった場合には
事象の発生のみを外部に通知するための制御手段、中断
された処理を外部からの指令により再開するための制御
手段を有し、さらに前記情報処理装置は前記検出手段に
より検出された事象の種類を識別する手段と、前記検出
手段により事象の発生が検出された時に検出された事象
に対応する前記事象制御テーブルのエントリを読み出し
その内容により処理中断の指示があった場合には事象の
発生を前記事象の種類とともに外部に通知するとともに
プロセッサの処理を中断し、処理中断の指示がなかった
場合には事象の発生と事象の種類を外部に通知し処理を
続行するための制御手段、中断された処理を外部からの
指令により再開するための制御手段を備えている。
〔実施例〕
次に本発明について図面を用いて説明する。第1図は本
発明の第1の実施例を示すブロック図である0本実施例
においては検出すべき事象は特定の主記憶アドレスであ
るとしている。主記憶へのアクセスの内検出すべき事象
としてその主記憶アドレスを登録する手段、および、登
録された事象発生を検出するための手段として連想メモ
リ1が用意される。連想メモリ1は16ワードからなり
各ワードは32ビツトのタグ部からなる。連想メモリ1
のタグ部には検索データとして主記憶アドレスレジスタ
5の出力が印加され、連想メモリ1の書込みアドレスと
して事象アドレス端子3からの信号が印加されている。
また、連想メモリ1のタグ部書込みデータとして書込み
データ端子4からの信号が印加されている。連想メモリ
1の一致検出出力は事象の発生を検出したこととして制
御回路11に印加されている。事象登録信号端子2から
の信号は登録信号として連想メモリ1に印加されている
。また登録された事象の発生に際して処理の中断の要否
をモード指定するための事象制御テーブル9は連想メモ
リ1に対応して16のエントリを持ち、モード登録信号
端子7に登録信号が印加された場合には事象アドレス端
子3で指定されたエントリに書込みモード端子6に印加
されたモード値を書込み、それ以外の場合には連想メモ
リ1において一致が検出されたアドレスに対応するエン
トリの値が制御回路11へ読み出されるように構成され
ている。制御回路11にはこれ以外にも再開信号端子1
0からの信号が印加される。
さらに制御回路11からは事象検出端子8に信号が印加
されている。
次に本実施例の動作を説明する。
◎事象の登録:主記憶へのアクセスを事象発生として検
出すべき主記憶アドレスを事象データとして書込みデー
タ端子4に印加するとともにこれを書き込むべき連想メ
モリのアドレスを事象アドレス端子3に印加したうえで
事象登録信号端子2に登録信号を印加する。連想メモリ
1の各ワードに以上の処理を行なうことにより事象の登
録が完了する。
◎モードの登録:連想メモリ1に登録したアドレスへの
アクセスに際してプロセッサの処理を中断すべき場合に
はモード値“1″を中断すべきでない場合にはモード値
“0”を書込みモード端子6に印加し、登録したアドレ
スに対応する連想メモリ1のアドレスを事象アドレス端
子3に印加しなうえでモード登録信号端子7に登録信号
を印加し、事象制御テーブル9へのモード登録を完了す
る。
◎事象の検出:プロセッサでの処理における主記憶への
アクセスに際して主記憶アドレスレジスタ5に格納され
るとその値により連想メモリ1が検索される。連想メモ
リ1が一致を検出したとき、即ち連想メモリ1のあるワ
ードのタグ部に主記憶アドレスレジスタ5と同一のアド
レスが格納されている場合には連想メモリ1から一致検
出信号および、事象登録テーブル9の対応するエントリ
のモード値がともに制御回路11に出力される。制御回
路11はこれをうけてモードとしてプロセッサの処理中
断が指定されている場合には事象発生を事象検出端子8
に出力するとともにプロセッサの処理を中断する。再開
信号端子10を介して外部から再開が指令されると制御
回路11は中断されていた処理を再開、続行する。事象
登録テーブル9で読み出されたモード値が“0”即ち処
理中断を指示していない場合には事象発生を事象検出端
子8に出力し処理は続行する。これにより、必要な時点
で必要な事象を検出すべき事象として登録できるととも
に登録された事象の発生に際しての処理の中断/続行も
必要な時点で指定できる事になる。
第2図は本発明の第2の実施例を示すブロック図である
0本実施例においては検出すべき事象は指定された機械
語命令の実行であるとし、プロセッサの機械語命令は8
ビツトの命令コードを持つとしている0本実施例におい
ては検出すべき事象として命令コードを登録し、登録し
た事象の発生の検出、および処理の中断の要否を登録す
るために256ワード×2ビツトの構成の事象制御テー
ブル21を持つ。事象制御テーブル21の8ビツトの読
み出しアドレス31としては命令レジスタ25の命令コ
ード部の出力が、書込みアドレスとしては外部から事象
として登録すべき命令コードを指定のための事象アドレ
ス端子23が接続されている。また事象制御テーブル2
1には第1.第2の書込み信号端子22.27からの信
号が接続されており、書込みデータとしては第1および
第2の書込みデータ端子24.26に印加されている。
事象制御テーブル21の2ビツトの読み出しデータは制
御回路29に印加されている。事象制御テーブル21は
第1の書込み信号端子2に書込み信号が印加かれた場合
には事象アドレス端子3に印加されている値をアドレス
として第1の書込みデータ端子24に印加されている事
象検出のための値がその第1のビットに書き込まれ、第
2の書込み信号端子27に書込み信号が印加されな場合
には事象アドレス端子3に印加されている値をアドレス
として第2の書込みデータ端子26に印加されている処
理の中断の要否の値がその第2のビットに書き込まれ、
それ以外の場合には命令レジスタ25の命令コード部の
値で指定されるアドレスの内容が制御回路29に読み出
される。制御回路29には再開信号端子30を介して外
部から再開信号が印加される。なお、制御回路29は事
象の発生を検出する手段を有しており事象検出端子28
を介して外部に事象検出信号を出力する。
次に本実施例の動作を説明する。
◎事象およびモードの登録:事象制御テーブル1の各ワ
ードに対応する命令の実行を事象として検出したい場合
にはその第1ビツトに値°“1″を、検出したくない場
合には値“0“を書き込むことにより事象の登録を行な
う、またこの事象の発生に際して処理の中断が必要な場
合にはその第2ビツトに値“1”を、中断したくない場
合には値“O”を書き込む、これは事象アドレス端子2
3に命令コードの値を印加し、第1あるいは第2の書込
みデータ端子24あるいは26に指令に対応した値を印
加したうえで第1あるいは第2の書込み信号端子22あ
るいは27に書込み信号を印加することにより行なわれ
る。
◎事象の検出;プロセッサでプログラムを実行中に前記
登録された命令コードが命令レジスタ5に設定されると
その命令コードをアドレスとして事象制御テーブル21
が読み出され、その値が制御回路29に印加される。制
御回路29は事象の発生の検出のためにその第1ビツト
を調べこれが値“1”である場合には事象検出を事象検
出端子28に出力する。このとき命令レジスタの命令コ
ード部の値は事象制御テーブル11の読み出しアドレス
21として印加されている。制御回路29はさらにその
第2ビツトを調べこれが値“1パである場合にはプロセ
ッサの処理を中断する。再開信号端子30を介して外部
から再開信号が印加されると制御回路29は処理を再開
する。制御回路29は第1ビツトを調べこれが値“0”
である場合には処理を行なわない9以上により、あらか
しめ登録された命令の実行に際してその事象が外部に通
知されることになり、かつあらかじめ登録された命令の
実行に際してのみ事象の通知に際してプロセッサの処理
が中断されることになる。
次に本発明の第3の実施例について説明する。
本実施例は第1あるいは第2の実施例において実施され
ている登録された事象の発生を検出し、外部に通知する
ことに加え、検出した事象の種類を識別し合せて通知す
る手段を設けている。
次に本発明の第3の実施例の構成および動作を第3図に
より説明する0本実施例においては第2の実施例と同様
に検出すべき事象は指定された機械語命令の実行である
としプロセッサの機械語命令は8ビツトの命令コードを
持つとしている。本実施例においては事象の種類として
は指定された機械語命令の種類、即ち8ビツトの命令コ
ードを通知するために命令レジスタの命令コード部の値
が事象識別端子32に印加されている。それ以外の構成
は第2の実施例と同様である。プロセッサでプログラム
を実行中に前記登録された命令コードが命令レジスタ2
5に設定されるとその命令コードをアドレスとして事象
制御テーブル21が読み出され、その値が制御回路29
に印加される。
制御回路29はその第1ビツトを調べこれが値“1′”
である場合には事象検出を事象検出端子28に出力する
。このとき命令レジスタ25の命令コード部の値は事象
識別端子32に識別出力として出力されている。制御回
路29はさらにその第2ビツトを調べこれが値“1′°
である場合にはプロセッサの処理を中断する。再開信号
端子30を介して外部から再開信号が印加されると制御
回路部29は処理を再開する。第1ビツトを調べこれが
値“0″である場合には制御回路29は以上の処理は行
なわない、これにより、あらかじめ登録された命令の実
行に際してその事象がその事象の種類とともに外部に通
知されることになり、かつあらかじめ登録された命令の
実行に際してのみ事象の通知に際してプロセッサの処理
が中断されることになる。この場合には結果的に事象制
御テーブル21が事象の発生の検出および発生した事象
の種類を識別する手段となっている。
以上本発明の詳細な説明したが本発明により明らかなよ
うに本発明の主旨は検出すべき事象を外部から登録する
手段、前記登録された事象の発生を検出する手段、前記
検出すべき事象に対応したエントリを持ち、各エントリ
は事象の発生に際してプロセッサの処理を中断すべきか
否かを指定するためのフィールドをもち外部からの指令
により指定されたエントリの前記各フィールドをセット
、リセットすることが可能な事象制御テーブル、前記検
出手段により事象の発生が検出された時に検出された事
象に対応する前記事象制御テーブルのエントリを読み出
しその内容により処理中断の指示があった場合には事象
の発生を外部に通知するとともにプロセッサの処理を中
断し、処理中断の指示がなかった場合には事象の発生の
みを外部に通知し処理を続行するための制御手段、中断
された処理を外部からの指令により再開するための制御
手段を有し、さらに前記情報処理装置は前記検出手段に
より検出された事象の種類を識別する手段と、前記検出
手段により事象の発生が検出された時に検出された事象
に対応する前記事象制御テーブルのエントリを読み出し
その内容により処理中断の指示があった場合には事象の
発生を前記事象の種類とともに外部に通知するとともに
プロセッサの処理を中断し、処理中断の指示がなかった
場合には事象の発生と事象の種類を外部に通知し処理を
続行するための制御手段、中断された処理を外部からの
指令により再開するための制御手段を備える前記の情報
処理装置を提供することにあり、本主旨に背かぬかぎり
いくつかの実現法があることは明らかであろう。
たとえば、本説明の第1の実施例においては検出すべき
事象としては特定の主記憶アドレスへのアクセスを想定
し、第2の実施例においては外部から内容を設定可能で
かつ命令レジスタの命令コード部で内容読み出しの可能
な事象制御テーブルを想定し、事象としては特定の命令
の実行を想定しているが本発明がかならずしもこれに限
定されないことは明かでありこれらの2つを組み合わせ
ることも可能であり更に特定のレジスタへのアクセス、
あるいは特定のレジスタへの特定のデータの書込み等も
検出すべき事象として登録することも可能であろう、ま
た第1の実施例に対しても事象の種類を出力することも
可能である。この場合には、発生した事象の識別のため
に事象の種類としては連想メモリ1での一致の検出され
たアドレスを外部に出力すればよいことは明かであろう
。
さらに、本実施例においては本実施例の主旨とは直接の
関係がないので説明の簡単のためにプロセッサの他の部
分の構成、制御回路の詳細な構成等は省略したがこれら
は従来の技術により実現可能である。
〔発明の効果〕
以上本発明の説明により明らかなように本発明によれば
必要な事象のみを検出すべき事象として登録でき、かつ
そのうちの必要な事象に対してのみ事象検出に際しての
処理の中断を制御することが可能となり、これにより少
ないオーバーヘッドで高速にデバッグあるいはトレース
を行なうことが可能となるばかりでなく、必要な事象の
み出力することによりトレースに際して必要な情報のみ
を記録することが可能となりこれにより実行的に長時間
にわたるトレースが可能となる。さらに事象検出に際し
て単に事象の発生のみならず事象の種類も出力すること
により事象の識別のためのオーバーヘッドをなくし高速
なデバッグあるいはトレースを行なうことが可能となる
。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示すブロック図であり
、第2図は本発明の第2の実施例を示すブロック図であ
り、第3図は本発明の第3の実施例を示すブロック図で
ある。 図において、1は連想メモリ、2は事象登録信号端子、
3は事象アドレス端子、4は書込みデータ端子、5は主
記憶アドレスレジスタ、6は書込みモード端子、7はモ
ード登録信号端子、8は事象検出端子、9は事象制御テ
ーブル、10は再開信号端子、11は制御回路、21は
事象制御テーブル、22は第1の書込み信号端子、23
は事象アドレス端子、24は第1の書込みデータ端子、
25は命令レジスタ、26は第2の書込みデータ端子、
27は第2の書込み信号端子、28は事象検出端子、2
9は制御回路、30は再開信号端子、31は読み出しア
ドレス、32は事象識別端子。

Claims (2)

    【特許請求の範囲】
  1. (1)検出すべき事象を外部から登録する手段と、前記
    登録された事象の発生を検出する手段と、前記検出すべ
    き事象に対応したエントリを持ち、各エントリは事象の
    発生に際してプロセッサの処理を中断すべきか否かを指
    定するためのフィールドをもち外部からの指令により指
    定されたエントリの前記各フィールドをセット、リセッ
    トすることが可能な事象制御テーブルと、前記検出手段
    により事象の発生が検出された時に検出された事象に対
    応する前記事象制御テーブルのエントリを読み出しその
    内容により処理中断の指示があった場合には事象の発生
    を外部に通知するとともにプロセッサの処理を中断し、
    中断された処理を外部からの指令により再開し、処理中
    断の指示がなかった場合には事象の発生のみを外部に通
    知するための制御手段とを有することを特徴とする情報
    処理装置。
  2. (2)検出すべき事象を外部から登録する手段と、前記
    登録された事象の発生を検出する手段と、前記検出すべ
    き事象に対応したエントリを持ち、各エントリは事象の
    発生に際してプロセッサの処理を中断すべきか否かを指
    定するためのフィールドをもち外部からの指令により指
    定されたエントリの前記各フィールドをセット、リセッ
    トすることが可能な事象制御テーブルと、前記検出手段
    により検出された事象の種類を識別する手段と、前記検
    出手段により事象の発生が検出された時に検出された事
    象に対応する前記事象制御テーブルのエントリを読み出
    しその内容により処理中断の指示があった場合には事象
    の発生を前記事象の種類とともに外部に通知するととも
    にプロセッサの処理を中断し、中断された処理を外部か
    らの指令により再開し、処理中断の指示がなかった場合
    には事象の発生と事象の種類を外部に通知し処理を続行
    するための制御手段とを有することを特徴とする情報処
    理装置。
JP62030179A 1987-02-10 1987-02-10 情報処理装置 Pending JPS63196952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62030179A JPS63196952A (ja) 1987-02-10 1987-02-10 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62030179A JPS63196952A (ja) 1987-02-10 1987-02-10 情報処理装置

Publications (1)

Publication Number Publication Date
JPS63196952A true JPS63196952A (ja) 1988-08-15

Family

ID=12296532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62030179A Pending JPS63196952A (ja) 1987-02-10 1987-02-10 情報処理装置

Country Status (1)

Country Link
JP (1) JPS63196952A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177435A (ja) * 1990-11-08 1992-06-24 Nec Corp 評価用プロセッサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177435A (ja) * 1990-11-08 1992-06-24 Nec Corp 評価用プロセッサ

Similar Documents

Publication Publication Date Title
US4747045A (en) Information processing apparatus having an instruction prefetch circuit
KR940003318B1 (ko) 캐시 메모리를 구비한 프로세서
EP1125199B1 (en) Method of debugging a program thread
JP2754899B2 (ja) デバック装置のリターンアドレス監視回路
JP2636101B2 (ja) デバッグ支援装置
JPH0581087A (ja) プロセサのモニタ方式
JPH05165680A (ja) メモリ操作トレ−ス装置
JPS59183443A (ja) デバツグ装置
JPS63124144A (ja) 情報処理装置
JPH02281341A (ja) デバッグ時のライトデータ確認方法
JPH06202907A (ja) デバッグ支援装置
JPS6270947A (ja) デバグ割込み制御方式
KR20000045665A (ko) 인터럽트 발생 회로
JPS6168648A (ja) ブランチトレ−スアドレス記憶方式
JPH04242455A (ja) プロセッサ間通信トレース回路
JPS626341A (ja) 情報処理装置
JPH0795288B2 (ja) マイクロコンピュータ
JPH04328644A (ja) デバッグ支援装置
JPH0258648B2 (ja)
JPH02242444A (ja) 情報処理装置のデバッグ機構
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPH0314148A (ja) プログラム破壊検出装置
JPH02242445A (ja) 情報処理装置のデバッグ機構
JPS62120550A (ja) プログラムデバツグ方式
JPH0210435A (ja) アドレストラップ回路