JPH0314148A - プログラム破壊検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は携帯端末機・ワードプロセッサ・ＰＯＳ等の情
報処理装置に使用する、ＲＡＭ上のアプリケーションプ
ログラムの破壊の検出に関するものである。

従来の技術 従来、この種のプログラム検出手法は、第２図の様にＲ
ＯＭ化したプログラムを備えておく。

ＣＰＵはこのＲＯＭ化プログラムに基づき、ＲＡＭ上の
アプリケーションプログラムの内容を検査するように構
成されている。

発明が解決しようとする課題 しかしながら、上記従来のプログラム破壊検出装置では
、ＣＰＵは検出プログラムをメモリから順次読み出し解
釈しながら実行を行う。この為メモリ・チエツクの所要
時間は、ＣＰＵの判断と実行の速度及びその回数によっ
て大きく制約を受け、リアルタイムとはならない。例え
ば、クロック周波数ｓＭＨｚ・１ｅｂｉｔ演算・５ｂｉ
ｔ出力のＣＰＵでメモリ・エリア５１２　ｋｂｙｔｅに
ついて実行した場合、少くとも数十秒程度を要する。こ
の為プログラム破壊の有無の検出は、アプリケーション
・プログラムを実行していない状態で行わねばならなか
った。

又−度ＣＰＵの暴走が生じた場合においては、外部から
人為的に停止を行うか偶然、動作停ｔｌ＝の３　・入 命令が入力されない限りＣＰＵは任意にメモリ内のプロ
グラムやデータを書き換えてしまう。この為意図したも
のと異ったプログラム内容とな゛っているのにユーザが
気付かず使用してしまい、誤動作する可能性があった。

更にプログラムの開発者側で、その暴走について何が原
因であるのかの究明が困難であった。

本発明はこのような従来の問題を解決するものであり、
アプリケーションプログラムの使用時にモ常時、アプリ
ケーションプログラムの内容を検査し、異常時には直ち
に情報処理装置の動作を停止できる優れたプログラム破
壊検出装置を提供することを目的とするものである。

課題を解決するだめの手段 本発明は上記課題を達成するために、定期的に特定メモ
リ・アドレスを出力するソフトウェアと、ＣＰＵの制御
から独立してかつ高速に、ソフトウェア出力のアドレス
に基づいてメモリ領域内のブタ・チエツクを行いまた結
果を記録するハードウェアと、検査結果誤りが発見され
た場合にＣＰＵに対し割り込み処理を行うハードウェア
と、ＣＰＵの動作を停止させるソフトウェアを設け、定
期的にメモリ・チエツクを実行するようにしたものであ
る。

作　　用 本発明は上記のような構成によって、アプリケーション
・プログラムの実行中においてもリアルタイムにメモリ
・チエツクを行い、これにより誤動作が生じた際にもユ
ーザがそれを認識する前に、ＣＰＵの動作を停止できる
。すなわち誤った内容のプログラムになっているのをユ
ーザが気づかずに使用する事が防止でき、ソフトウェア
の動作を確実なものとする事ができる。またプログラム
の自己破壊を最小限に留める事ができる為、プログラム
開発者側での原因究明もし易くなる。

実施例 第１図は本発明の一実施例の構成を示すものである。第
１図において（イ）はメモリ・アドレスとワド・カウン
トであり、ＣＰＵ１によって定期的に高速データ転送装
置２にセットされる。高速デ５　・＼ 一夕転送装置２は（イ）の設定に基づきメモリ・マツプ
１０のメモリ領域に被検査アドレス（ハ）を送る。

高速データ転送装置２はメモリ・マツプ１０から被検査
プログラムに）として得たプログラムをブタ列と見なし
、被検査プログラム（ロ）として順次演算回路６に送る
。演算回路６では入力される被検査プログラム（ロ）の
先ず１個目と２個目をビット単位にラッチする。そして
両者のビット単位の排他的論理和を一回前の演算結果（
ホ）として出力する。

次に自身の一回前の演算結果出力（ホ）をビット単位で
ラッチした後、被検査プログラム（ロ）の３個目をラッ
チして、これらをビット単位に排他的論理和をとる。以
下同様に、被検査プログラム（ロ）が３のメモリ領域の
最後になるまで、演算回路６はこの動作を続ける。被検
査プログラム←）が割り込み回路３のメモリ領域の最後
になった時、演算回路６は被検査領域全体の演算結果を
（へ）として比較回路４、遅延回路５、検査結果出カフ
に送る。遅延回路６は順次入力される被検査領域全体の
演算結果（へ）に対し１回分の１７延を牛しる部分であ
る。これ６　・＼　７ により演算結果（ト）は同（へ）の１回前の結果となる
。

比較回路４はこれら演算結果（へ）・（ト）が一致して
いる間は被検査領域全体の比較検査結果（力を出力しな
い。しかしプログラム破壊が生じた場合は、演算結果（
へ）〜（ト）となり比較検査結果（力が割り込み回路３
に出力される事になる。これによって割り込み回路３は
ＣＰＵ１に対し割り込み（す）を発生させて、その動作
を停止させる。

なお、ＤＭＡが第１図においてＣＰＵの制御から独立し
てかつ高速に、ソフトウェア出力のチエツクを行いまた
結果を記録するハードウェアである。

次に実施例をもう一例述べる。構成は前例と同じく第２
図で示される。ただし、演算回路６０機能が以下に述べ
る様に変更される。入力される被検査プログラム（ロ）
の１個目は値として零と、繰り上がりのある加演が行わ
れる。その出力（ホ）がラッチされて、２個目の被検査
プログラム（ロ）と繰り上がりのある加算が行われる。

以下同様に、被検査プログラム（ロ）が３のメモリ領域
の最後になるまで、７　・・ 演算回路６ばこの動作を続ける。被検査プログラム（ロ
）か３のメモリ領域の最後になった時、演算回路６は演
算結果を（へ）として比較回路４、遅延回路５、検査結
果量カフに送る。演算回路６以外の構成は機能も動作シ
ーケンスも前例と全く同じである１、この場合は、プロ
グラム開発者側での原因究明手法が異なる事になる。

発明の効果 本発明は上記実施例から明らかなように、ＣＰＵ自身か
比較判断を行わすとも・・−ドウエアがこれを代行する
ようにしだものあり、ＣＰＵがアプリケーションプログ
ラムを実行中でもそのアプリケーションプログラム自身
をチエツクできるという利点を有する。そして、更にチ
エツク結果に変化が生じた場合には直ちにＣＰＵに対し
割り込みがかけられ、ＣＰＵの動作を停止させる為、ア
プリケーションプログラムの動作内容を確実なものとす
る効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例における＋１”１冒戊１ネ１
、第２図は従来のプログラム破壊検出装置の構成図であ
る。 １・・・・ＣＰＵ、２・・・・・・高速データ転送装償
１“、３・・・・・・割り込み回路、４・・・・・・比
較回路、５・・・・・・遅延回路＃算回路、７・・・・
・・検査結果出力、８・・・・・被検査領域、イ・・・
・被検査領域の開始アドレス及び領域長、口・・・・・
・被検査プログラム、ハ　・・被検査アドレス、二・・
・・・被検査プログラム、ホ・・・−回前の演算結果、
へ・・・・・被検査領域全体の演算結果、１−・・・・
・・被検査領域全体の一回前の演算結果、チ・・・・・
被検査領域全体の比較検査結果。

Claims (1)

【特許請求の範囲】
1. アプリケーションプログラムを内容として有すＲＡＭと
   、定期的に特定メモリ・アドレスを出力するソフトウェ
   アと、ＣＰＵの制御から独立してソフトウェアの出力の
   アドレスに基づいてメモリ領域内のデータ・チェックを
   行いまたその結果を記録するハードウェアと、エラーの
   あった場合にＣＰＵに対し割り込み処理を行うハードウ
   ェアと、ＣＰＵの動作を停止させるソフトウェアを備え
   たプログラム破壊検出装置。