JPS63197362A - ハイブリツド型半導体装置 - Google Patents
ハイブリツド型半導体装置Info
- Publication number
- JPS63197362A JPS63197362A JP62028102A JP2810287A JPS63197362A JP S63197362 A JPS63197362 A JP S63197362A JP 62028102 A JP62028102 A JP 62028102A JP 2810287 A JP2810287 A JP 2810287A JP S63197362 A JPS63197362 A JP S63197362A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- conductive metal
- insulating layer
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は，半導体回路に必要な部品を，リードフレーム
を利用するハイブリッド形式で一体化した半導体装置の
改良に関する。
を利用するハイブリッド形式で一体化した半導体装置の
改良に関する。
（従来の技術）
半導体素子の用途は最近益々拡がり，その生産額も上昇
の一途をたどっているのに対して，価格の低減は厳しく
要求される傾向にある．この半導体素子の用途としては
ＴＶならびにオーディオ機器が知られているが、必要な
回路を単一の半導体基板にモノリシックに形成するいわ
ゆるＯｎｅ ｃｈｉｐ製品の出現が要求され、その実現
に向けて鋭意開発が進められている．このモノリシック
可能な半導体素子数は，順次拡大されているものの、得
られるＯｎｅ ｃｈｉｐｌｌ品のコスト上昇をもたらす
場合もあって、簡便な手法に替えて必要な回路部品をリ
ードフレームを利用するいわゆるハイブリッド方式によ
って集積化した半導体製品の出現をみるに至った。
の一途をたどっているのに対して，価格の低減は厳しく
要求される傾向にある．この半導体素子の用途としては
ＴＶならびにオーディオ機器が知られているが、必要な
回路を単一の半導体基板にモノリシックに形成するいわ
ゆるＯｎｅ ｃｈｉｐ製品の出現が要求され、その実現
に向けて鋭意開発が進められている．このモノリシック
可能な半導体素子数は，順次拡大されているものの、得
られるＯｎｅ ｃｈｉｐｌｌ品のコスト上昇をもたらす
場合もあって、簡便な手法に替えて必要な回路部品をリ
ードフレームを利用するいわゆるハイブリッド方式によ
って集積化した半導体製品の出現をみるに至った。
これを第５図乃至第８図によって説明する。 ＩＣに適
用するいわゆるＤＩＰタイプ用リードフレームはその他
と同様に導電性金属板をプレス工程、食刻工程又はその
共用によって形成するが、その形状は導電性金属板を直
方体形状に区分するように枠体を複数個設け、この枠体
から求心状にリード端子を形成し、その求心位置に半導
体素子を固着するベッド部を前記枠体に連結する支持条
によって保持して設ける。このベッド部の周囲には、こ
のリード端子の遊端を配置して不連続状態となっており
、半導体素子の電極とリード端子間をボンディング技術
によって金属細線を架橋して電気的に接続するのが一般
的な使用法である。尚外部リード端子数は半導体素子に
設ける電極数によって決まり、集積度の高いもの程多く
なり、更にこのような組立工程を施したリードフレーム
はモールド工程によって樹脂を封止して半導体装置を完
成する。
用するいわゆるＤＩＰタイプ用リードフレームはその他
と同様に導電性金属板をプレス工程、食刻工程又はその
共用によって形成するが、その形状は導電性金属板を直
方体形状に区分するように枠体を複数個設け、この枠体
から求心状にリード端子を形成し、その求心位置に半導
体素子を固着するベッド部を前記枠体に連結する支持条
によって保持して設ける。このベッド部の周囲には、こ
のリード端子の遊端を配置して不連続状態となっており
、半導体素子の電極とリード端子間をボンディング技術
によって金属細線を架橋して電気的に接続するのが一般
的な使用法である。尚外部リード端子数は半導体素子に
設ける電極数によって決まり、集積度の高いもの程多く
なり、更にこのような組立工程を施したリードフレーム
はモールド工程によって樹脂を封止して半導体装置を完
成する。
第５図に示すように、このハイブリッド型半導体装置用
はリードフレームのベッド部３１には先ず絶縁物層３２
を被覆し、この材質にはシート状のポリイミド樹脂、ガ
ラスエポキシ又はガラスポリイミド層を適用し１両者は
接着剤（図示せず）層を利用して固着する。
はリードフレームのベッド部３１には先ず絶縁物層３２
を被覆し、この材質にはシート状のポリイミド樹脂、ガ
ラスエポキシ又はガラスポリイミド層を適用し１両者は
接着剤（図示せず）層を利用して固着する。
この絶縁物層３２には導電性パターン３３を銅もしくは
銅合金箔を用いて形成し、二〜に必要な半導体素子３４
を含む回路部品３５・・・を接着剤層で固着し、次いで
金属細線３６を利用するボンディング工程によって半導
体素子３４と回部部品３５・・・をリード端子３７・・
・に接続する。
銅合金箔を用いて形成し、二〜に必要な半導体素子３４
を含む回路部品３５・・・を接着剤層で固着し、次いで
金属細線３６を利用するボンディング工程によって半導
体素子３４と回部部品３５・・・をリード端子３７・・
・に接続する。
尚この接続としては半導体素子３４と１回路部品３５も
しくはリード端子３７間など回路構成上必要な接続を行
うのは当然であり、又リードフレームのリード端子３７
の遊端はベッド部３１の周囲に不連続状態で配置する。
しくはリード端子３７間など回路構成上必要な接続を行
うのは当然であり、又リードフレームのリード端子３７
の遊端はベッド部３１の周囲に不連続状態で配置する。
第６図は第５図の断面で封止樹脂層３８によって被覆後
の状態を示しており、第７図ならびに第８図にはヒート
シンクとして機能する導電性金属板３９を利用する例を
示した。これは導電性金属板３９に直接半導体素子３４
を固着し、その電極とリード端子３７間は金属細線３６
で接続後封止樹脂層３８で被覆する例で、図より明らか
なようにヒートシンクは封止樹脂層より露出している。
の状態を示しており、第７図ならびに第８図にはヒート
シンクとして機能する導電性金属板３９を利用する例を
示した。これは導電性金属板３９に直接半導体素子３４
を固着し、その電極とリード端子３７間は金属細線３６
で接続後封止樹脂層３８で被覆する例で、図より明らか
なようにヒートシンクは封止樹脂層より露出している。
（発明が解決しようとする問題点）
このように従来のハイブリッド型半導体装置は導電性金
属板即ちベッド部に絶縁物層を被覆し、こぎに設けた導
電性パターンに必要な回路を構成しており、更にこれら
を樹脂によって封止する手段を採用している。即ち回路
にとって必要な半導体素子の周囲は封止樹脂によって囲
まれているために発熱量の大きい半導体素子を設置する
ことは熱抵抗からみて極めて難かしく、当然このハイブ
リッド型半導体装置の適用範囲は制限される欠点は否め
ない。
属板即ちベッド部に絶縁物層を被覆し、こぎに設けた導
電性パターンに必要な回路を構成しており、更にこれら
を樹脂によって封止する手段を採用している。即ち回路
にとって必要な半導体素子の周囲は封止樹脂によって囲
まれているために発熱量の大きい半導体素子を設置する
ことは熱抵抗からみて極めて難かしく、当然このハイブ
リッド型半導体装置の適用範囲は制限される欠点は否め
ない。
本発明は上記難点を除去する新規なハイブリッド型半導
体装置を提供することを目的とするものである。
体装置を提供することを目的とするものである。
（問題点を解決するための手段）
本発明ではヒートシンクとして機能する導電性金属板の
一面に被着する絶縁物層に導電性パターンを設けて二Ｎ
に必要な回路部品を固定し、更にこの絶縁物層の一部を
除去して露出する導電性金属板の一面に半導体素子を固
定して、回路部品間ならびに半導体素子との間等を電気
的に接続する。
一面に被着する絶縁物層に導電性パターンを設けて二Ｎ
に必要な回路部品を固定し、更にこの絶縁物層の一部を
除去して露出する導電性金属板の一面に半導体素子を固
定して、回路部品間ならびに半導体素子との間等を電気
的に接続する。
勿論この導電性金属板の周囲に不連続状態で配置するリ
ード端子との電気的接続をも図って回路を構成後樹脂で
封止して一体とするが、この導電性金属板の他面を封止
樹脂層より露出する手法を採用する。
ード端子との電気的接続をも図って回路を構成後樹脂で
封止して一体とするが、この導電性金属板の他面を封止
樹脂層より露出する手法を採用する。
（作 用）
このように本発明に係るハイブリッド半導体装置はその
熱放散性を改め更には熱抵抗にも配慮しているので、発
熱量の大きいパワーＩＣ等をヒートシンクとして動作す
る導電性金属板に搭載することができるようになった。
熱放散性を改め更には熱抵抗にも配慮しているので、発
熱量の大きいパワーＩＣ等をヒートシンクとして動作す
る導電性金属板に搭載することができるようになった。
しかもこの導電性金属板としては厚さをそれ程必要とせ
ず経費削減にも寄与する。
ず経費削減にも寄与する。
こ＼で本発明に係るハイブリッド型半導体装置と従来装
置の熱抵抗値を示す。
置の熱抵抗値を示す。
このように本発明に係るハイブリッド型半導体装置の有
利さは歴然としており、しかも外付は放熱板としての機
能も取込んでいるので、外付は放熱板は不要となり更に
コストダウンを図ることができ、しかも平坦な面を保有
するので表面実装型の半導体装置として適用範囲を拡大
することになる。
利さは歴然としており、しかも外付は放熱板としての機
能も取込んでいるので、外付は放熱板は不要となり更に
コストダウンを図ることができ、しかも平坦な面を保有
するので表面実装型の半導体装置として適用範囲を拡大
することになる。
（実施例）
第１図乃至第４図により本発明に係る実施例を詳述する
が、従来の技術欄と重複する記載にも新番号を付して説
明する。
が、従来の技術欄と重複する記載にも新番号を付して説
明する。
先ず導電性金属板に被着する絶縁物層を予め形成すめた
めに、三百数十度程度の耐熱性をもつポリイミドやガラ
スエポキシもしくはガラスポリイミド等から選択する絶
縁シート（前記絶縁物層に該当するもの）に導電パター
ンを形成するため銅箔を被着するが、この時絶縁シート
としてガラスを含有する材質を使用した場合にはそれ自
身が保有する接着機能を利用し、その他は接着剤によっ
て両者を一体とする。
めに、三百数十度程度の耐熱性をもつポリイミドやガラ
スエポキシもしくはガラスポリイミド等から選択する絶
縁シート（前記絶縁物層に該当するもの）に導電パター
ンを形成するため銅箔を被着するが、この時絶縁シート
としてガラスを含有する材質を使用した場合にはそれ自
身が保有する接着機能を利用し、その他は接着剤によっ
て両者を一体とする。
次にこの導電パターンを銅箔に形成すめために等方性食
刻工程を施し、更にＮｉメッキ及びＡｕメッキをこの順
序で実施し、更に半導体素子を配置するために開孔を多
少太き目にプレス工程で設け。
刻工程を施し、更にＮｉメッキ及びＡｕメッキをこの順
序で実施し、更に半導体素子を配置するために開孔を多
少太き目にプレス工程で設け。
この工程を終えた絶縁シート２を導電性金属板１に熱硬
化性接着剤を利用して固着する。（第１図）ところでこ
の導電性金属板は前述のようにヒートシンクとして機能
するもので、厚さ１．５〜２．０ｆｆｉのＣｕ板をＤＩ
Ｐタイプのリードフレーム３に取付ける。第２図にその
組立体上面図を示しており、この一体化はリードフレー
ム３に形成する複数のリード端子４と別にいわゆるデプ
レス（段違いの方向）した取付片を複数個形成し、（図
示せず）二Ｎに取付けた突起に、導電性金属板１に形成
する透孔５を嵌合後かしめ法等によって固定する方法に
よっている。
化性接着剤を利用して固着する。（第１図）ところでこ
の導電性金属板は前述のようにヒートシンクとして機能
するもので、厚さ１．５〜２．０ｆｆｉのＣｕ板をＤＩ
Ｐタイプのリードフレーム３に取付ける。第２図にその
組立体上面図を示しており、この一体化はリードフレー
ム３に形成する複数のリード端子４と別にいわゆるデプ
レス（段違いの方向）した取付片を複数個形成し、（図
示せず）二Ｎに取付けた突起に、導電性金属板１に形成
する透孔５を嵌合後かしめ法等によって固定する方法に
よっている。
前記絶縁シート２に形成する導電パターン６には半導体
装置の回路構成上必要な抵抗等の回路部品７・・・を導
電性接着剤により接着し、更に半導体素子８を半田もし
くは銀ペーストを介して導電性金属板１に固着する。
装置の回路構成上必要な抵抗等の回路部品７・・・を導
電性接着剤により接着し、更に半導体素子８を半田もし
くは銀ペーストを介して導電性金属板１に固着する。
次いで、半導体装置の回路に必要な配線をＡｕ。
ＡＱもしくはＣｕ製細線９・・・のボンディングにより
、半導体素子８、回路部品７・・・ならびにリードフレ
ーム３に形成したリード端子４相互間を接続する。
、半導体素子８、回路部品７・・・ならびにリードフレ
ーム３に形成したリード端子４相互間を接続する。
この配線終了後の組立体斜視図が第１図であり。
第２図はその上面図である。この組立体には封止樹脂（
第３図） １０を通常のモールド工程により被覆するが
、その位置は第２図に示す点線で囲まれた範囲である。
第３図） １０を通常のモールド工程により被覆するが
、その位置は第２図に示す点線で囲まれた範囲である。
この外観は従来の技術欄で説明した通り、導電性金属板
の裏面は封止樹脂層１０表面に露出して表面実装が可能
な形状となる。又第４図では導電性金属板を複数個設置
した例を示している。更に通常の組立工程と同様にリー
ド端子４のカットａｎｄベンド（ｂｅｎｄ）工程を経て
ハイブリッド型半導体装置を完成する。
の裏面は封止樹脂層１０表面に露出して表面実装が可能
な形状となる。又第４図では導電性金属板を複数個設置
した例を示している。更に通常の組立工程と同様にリー
ド端子４のカットａｎｄベンド（ｂｅｎｄ）工程を経て
ハイブリッド型半導体装置を完成する。
このように本発明に係るハイブリッド型半導体装置はヒ
ートシンクとして動作する導電性金属板には耐熱性に優
れた絶縁物層を被覆し、この絶縁物層を除去する導電性
金属板に発熱量の大きいパワーＩＣ等の半導体素子を配
置し、又この絶縁物層に形成する導電パターンに回路部
品を設置したので、従来熱抵抗特性上搭載不能な半導体
素子の配置を可能とし、更に要求する熱抵抗も満足する
ハイブリッド型半導体装置を完成した。
ートシンクとして動作する導電性金属板には耐熱性に優
れた絶縁物層を被覆し、この絶縁物層を除去する導電性
金属板に発熱量の大きいパワーＩＣ等の半導体素子を配
置し、又この絶縁物層に形成する導電パターンに回路部
品を設置したので、従来熱抵抗特性上搭載不能な半導体
素子の配置を可能とし、更に要求する熱抵抗も満足する
ハイブリッド型半導体装置を完成した。
第１図は本発明に係る実施例を説明する製造課程の組立
体斜視図第２図はその上面図第３図及び第４図は完成後
の構造を示す断面図第５図は従来装置の製造途中の組立
体斜視図第６図第７図はその完成後の構造を示す断面図
第８図はその斜視図である。
体斜視図第２図はその上面図第３図及び第４図は完成後
の構造を示す断面図第５図は従来装置の製造途中の組立
体斜視図第６図第７図はその完成後の構造を示す断面図
第８図はその斜視図である。
Claims (2)
- （１）導電性金属板と、その表面を被覆する絶縁物層と
、この絶縁物層を部分的に除去して露出する前記導電性
金属板の表面と、この表面に固定する半導体素子と、前
記絶縁物層に設ける導電性パターンと、この導電性パタ
ーンに固定する回路部品と、前記導電性金属板を不連続
状態で囲む外部リードと、この外部リードと、前記半導
体素子ならびに回路部品間を電気的に接続する手段と、
前記導電性金属板、回路部品及び外部リードを被覆する
封止樹脂とを具備し、前記導電性金属板の裏面が前記封
止樹脂層表面に露出していることを特徴とするバイブリ
ッド型半導体装置。 - （２）前記絶縁物層を被覆する導電性金属板を複数個で
構成することを特徴とする前記特許請求範囲第１項記載
のハイブリッド型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62028102A JPS63197362A (ja) | 1987-02-12 | 1987-02-12 | ハイブリツド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62028102A JPS63197362A (ja) | 1987-02-12 | 1987-02-12 | ハイブリツド型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63197362A true JPS63197362A (ja) | 1988-08-16 |
Family
ID=12239438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62028102A Pending JPS63197362A (ja) | 1987-02-12 | 1987-02-12 | ハイブリツド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197362A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124136A (ja) * | 2006-11-09 | 2008-05-29 | Denso Corp | 半導体パッケージおよびその製造方法 |
| CN102157482A (zh) * | 2010-02-12 | 2011-08-17 | 乾坤科技股份有限公司 | 具有复合基材的电子系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5754355A (en) * | 1980-09-19 | 1982-03-31 | Nec Corp | Plastic molded type semiconductor device |
| JPS61272956A (ja) * | 1985-05-29 | 1986-12-03 | Toshiba Corp | ハイブリツド型半導体装置 |
-
1987
- 1987-02-12 JP JP62028102A patent/JPS63197362A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5754355A (en) * | 1980-09-19 | 1982-03-31 | Nec Corp | Plastic molded type semiconductor device |
| JPS61272956A (ja) * | 1985-05-29 | 1986-12-03 | Toshiba Corp | ハイブリツド型半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124136A (ja) * | 2006-11-09 | 2008-05-29 | Denso Corp | 半導体パッケージおよびその製造方法 |
| CN102157482A (zh) * | 2010-02-12 | 2011-08-17 | 乾坤科技股份有限公司 | 具有复合基材的电子系统 |
| US8547709B2 (en) | 2010-02-12 | 2013-10-01 | Cyntec Co. Ltd. | Electronic system with a composite substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US8048719B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| CN102217060B (zh) | 柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法 | |
| JPH05121644A (ja) | 電子回路デバイス | |
| WO2004114405A1 (en) | Micro lead frame package and method to manufacture the micro lead frame package | |
| JP3549316B2 (ja) | 配線基板 | |
| JPS6227544B2 (ja) | ||
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
| JPH07221419A (ja) | 混成集積回路装置 | |
| EP4195261B1 (en) | Semiconductor package having lead frame with semiconductor die and component module mounted on opposite surfaces of the lead frame and methods of manufacture thereof | |
| JP3549230B2 (ja) | 回路構成体とその製造方法 | |
| JPH0783069B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62226649A (ja) | ハイブリツド型半導体装置 | |
| JPH1174421A (ja) | 複合型半導体装置 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPS61272956A (ja) | ハイブリツド型半導体装置 | |
| JPH0458189B2 (ja) | ||
| JP2568057B2 (ja) | 集積回路装置 | |
| JPH02306640A (ja) | 半導体装置 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH04119653A (ja) | 集積回路素子 |