JPS63198112A - キ−ボ−ド装置 - Google Patents
キ−ボ−ド装置Info
- Publication number
- JPS63198112A JPS63198112A JP62029679A JP2967987A JPS63198112A JP S63198112 A JPS63198112 A JP S63198112A JP 62029679 A JP62029679 A JP 62029679A JP 2967987 A JP2967987 A JP 2967987A JP S63198112 A JPS63198112 A JP S63198112A
- Authority
- JP
- Japan
- Prior art keywords
- key
- dip switch
- output code
- circuit
- keyboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置のキーボード装置に係シ、特にそ
の故障対策を実現するためのキーボード装置に関するも
のでめる。
の故障対策を実現するためのキーボード装置に関するも
のでめる。
従来のキーボード装置では、キーボードのいずれか1個
のキーが故障のため入力が出来なくなると、他のキーは
全部使えるにも拘らずそのキーボード装置全体が使えな
く々る。これを解決するため故障したキーに対応するコ
ードをその都度別のキーを使って入力するなどの方法が
採られてきた。
のキーが故障のため入力が出来なくなると、他のキーは
全部使えるにも拘らずそのキーボード装置全体が使えな
く々る。これを解決するため故障したキーに対応するコ
ードをその都度別のキーを使って入力するなどの方法が
採られてきた。
上述した従来の方法では、キーボードの1個のキーが故
障すると、以降そのキーを押す必要が生ずる度に16進
数でコードを入力するため、通常1ストロークですむと
ころを最低3ストローク必要となるという問題点があっ
た。
障すると、以降そのキーを押す必要が生ずる度に16進
数でコードを入力するため、通常1ストロークですむと
ころを最低3ストローク必要となるという問題点があっ
た。
本発明のキーボード装置は、通常は使わない予備のキー
と、固定値を記憶するための第1の記憶手段と、キーボ
ードのエンコード出力を格納する第2の記憶手段と、こ
の第2の記憶手段の内容と上記第1の記憶手段の内容と
を比較する比較手段と、ディップスイッチと、このデイ
ツブスイッチの内容を読み出す読み出し手段と、この読
み出し手段によって読み出した内容を記憶する第3の記
憶手段と、上記比較手段による比較の結果上記第2また
は第3の記憶手段の内容のいずれを取るかを決定する選
択手段とを備えてなるようにしたものである。
と、固定値を記憶するための第1の記憶手段と、キーボ
ードのエンコード出力を格納する第2の記憶手段と、こ
の第2の記憶手段の内容と上記第1の記憶手段の内容と
を比較する比較手段と、ディップスイッチと、このデイ
ツブスイッチの内容を読み出す読み出し手段と、この読
み出し手段によって読み出した内容を記憶する第3の記
憶手段と、上記比較手段による比較の結果上記第2また
は第3の記憶手段の内容のいずれを取るかを決定する選
択手段とを備えてなるようにしたものである。
本発明においては、故障した中−の出力コードをディッ
プスイッチに設定しておく。
プスイッチに設定しておく。
以下、図面に基づき本発明の実施例を詳細に説明する。
図は本発明の一実施例を示すブロック図である。
図において、1はキーボード機構部で、このキーボード
機構部1は、通常は使わない予備のキー(以下、予備キ
ーと呼称する)2を含み、各キーからの出力信号はエン
コーダ3の入力となる。
機構部1は、通常は使わない予備のキー(以下、予備キ
ーと呼称する)2を含み、各キーからの出力信号はエン
コーダ3の入力となる。
4は固定値記憶回路で、この記憶回路は固定値を記憶す
るための第1の記憶手段を構成している。
るための第1の記憶手段を構成している。
5はエンコーダ3の出力を入力とする第1次出力コード
記憶回路で、この記憶回路はキーボードのエンコード出
力を格納する第2の記憶手段を構成している。6は固定
値記憶回路4の出力と第1次出力コード記憶回路5の出
力を比較する比較回路で、この比較回路6は上記第2の
記憶手段の内容と上記第1の記憶手段の内容とを比較す
る比較手段を構成している。
記憶回路で、この記憶回路はキーボードのエンコード出
力を格納する第2の記憶手段を構成している。6は固定
値記憶回路4の出力と第1次出力コード記憶回路5の出
力を比較する比較回路で、この比較回路6は上記第2の
記憶手段の内容と上記第1の記憶手段の内容とを比較す
る比較手段を構成している。
Tはディップスイッチ、8はディップスイッチ読み出し
回路で、この読み出し回路はディップスイッチ7の内容
を読み出す読み出し手段を構成している。9はディップ
スイッチ読み出し回路8の出力を入力とするディップス
イッチ値記憶回路で、この記憶回路は上記読み出し手段
によって読み出した内容を記憶する第3の記憶手段を構
成している。
回路で、この読み出し回路はディップスイッチ7の内容
を読み出す読み出し手段を構成している。9はディップ
スイッチ読み出し回路8の出力を入力とするディップス
イッチ値記憶回路で、この記憶回路は上記読み出し手段
によって読み出した内容を記憶する第3の記憶手段を構
成している。
10は第1次出力コード記憶回路5の出力とディップス
イッチ値記憶回路9の出力を入力とする選択回路で、こ
の選択回路10は上記比較手段による比較の結果上記第
2または第3の記憶手段の内容のいずれを取るかを決定
する選択手段を構成している。11は選択回路10の出
力を入力とする第2次出力コード記憶回路である。
イッチ値記憶回路9の出力を入力とする選択回路で、こ
の選択回路10は上記比較手段による比較の結果上記第
2または第3の記憶手段の内容のいずれを取るかを決定
する選択手段を構成している。11は選択回路10の出
力を入力とする第2次出力コード記憶回路である。
つぎにこの図に示す実施例の動作を説明する。
まず、キーボード機構部1は予@#−2を含み1各キー
からの出力信号はエンコーダ30入力となる。そして、
このエンコーダ3の出力は第1次出力コード記憶回路5
に入力され、この第1次出力コード記憶回路5の出力は
比較回路6および選択回路10の入力となる。また、こ
の比較回路6の他方の入力は固定値記憶回路4から供給
される。
からの出力信号はエンコーダ30入力となる。そして、
このエンコーダ3の出力は第1次出力コード記憶回路5
に入力され、この第1次出力コード記憶回路5の出力は
比較回路6および選択回路10の入力となる。また、こ
の比較回路6の他方の入力は固定値記憶回路4から供給
される。
一方、ディップスイッチ読み出し回路8はディツブスイ
ッチTおよびディップスイッチ値記憶回路9に接続され
、ディップスイッチ7からの出力はディツブスイッチ値
記憶回路90入力となシ、このディップスイッチ値記憶
回路9の出力は選択回路10の入力となる。また、比較
回路6は選択回路10およびディップスイッチ読み出し
回路8に接続される。そして、選択回路10の出力は第
2次出力コード記憶回路11の入力となり、この第2欠
出力コード記憶回路11の出力は上位装置の入力となる
。
ッチTおよびディップスイッチ値記憶回路9に接続され
、ディップスイッチ7からの出力はディツブスイッチ値
記憶回路90入力となシ、このディップスイッチ値記憶
回路9の出力は選択回路10の入力となる。また、比較
回路6は選択回路10およびディップスイッチ読み出し
回路8に接続される。そして、選択回路10の出力は第
2次出力コード記憶回路11の入力となり、この第2欠
出力コード記憶回路11の出力は上位装置の入力となる
。
さて、キーボードを使用中にあるキーが故障のため使用
不能になったと仮定する。
不能になったと仮定する。
この場合、ディップスイッチ7を故障したキーの出力コ
ードと同一に設定することによって次のように動作する
。
ードと同一に設定することによって次のように動作する
。
まず、任意のキーを押すことによってそのキーに対応す
る出力コードがエンコーダ3から第1次出力コード記憶
回路5へ格納される。一方、固定値記憶回路4には予備
キー2の出力コードに相当する値が常時記憶されている
。
る出力コードがエンコーダ3から第1次出力コード記憶
回路5へ格納される。一方、固定値記憶回路4には予備
キー2の出力コードに相当する値が常時記憶されている
。
つぎに、第1次出力コード記憶回路5および固定値記憶
回路4から比較回路6に対して比較データが供給され比
較が行なわれる。そして、その比較の結果が“不一致”
の場合は比較回路6からの指令によシ、選択回路10は
第1次出力コード記憶回路5からのデータを第2次出力
コード記憶回路11に格納するよう動作する。すなわち
、押されたキーの出力コードが最終の出力コードとなる
。
回路4から比較回路6に対して比較データが供給され比
較が行なわれる。そして、その比較の結果が“不一致”
の場合は比較回路6からの指令によシ、選択回路10は
第1次出力コード記憶回路5からのデータを第2次出力
コード記憶回路11に格納するよう動作する。すなわち
、押されたキーの出力コードが最終の出力コードとなる
。
一方、比較の結果が“一致”の場合には、比較回路6か
らの指定によりディップスイッチ読み出し回路8により
ディップスイッチ7の内容が読み出される。そして、こ
の読み出された内容はディップスイッチ値記憶回路9に
格納され、ついで同じく比較回路6からの指令によυ選
択回路10はディツブスイッチ値記憶回路9からのデー
タを第2次出力コード記憶回路11に格納するよう動作
する。すなわち、予備キー2を押した場合にはディップ
スイッチTに設定されている値、すなわち、故障したキ
ーの出力コードが最終の出力コードとなる。
らの指定によりディップスイッチ読み出し回路8により
ディップスイッチ7の内容が読み出される。そして、こ
の読み出された内容はディップスイッチ値記憶回路9に
格納され、ついで同じく比較回路6からの指令によυ選
択回路10はディツブスイッチ値記憶回路9からのデー
タを第2次出力コード記憶回路11に格納するよう動作
する。すなわち、予備キー2を押した場合にはディップ
スイッチTに設定されている値、すなわち、故障したキ
ーの出力コードが最終の出力コードとなる。
そして、キーが故障していない場合は、ディップスイッ
チ7を予備キー2の本来の出力コードと同一の値に設定
しておけばよい。
チ7を予備キー2の本来の出力コードと同一の値に設定
しておけばよい。
以上説明したように、本発明によれば、故障したキーの
出力コードをディップスイッチに設定しておくことによ
り、1つのキーが故障してもその機能を予備キーに代替
し、故障キーが回復するまで応急的に使い続けられると
いう効果がある。
出力コードをディップスイッチに設定しておくことによ
り、1つのキーが故障してもその機能を予備キーに代替
し、故障キーが回復するまで応急的に使い続けられると
いう効果がある。
図は本発明の一実施例を示すブロック図である。
1・・・・キーボード機構部、2・・・・予備キー、3
・・・・エンコーダ、4・・・・固定値記憶回路、5・
・・・第1欠出力コード記憶回路、6・・・・比較回路
、T・・・・ディップスイッチ、8・・・・ディツブス
イッチ読み出し回路、9・・・・ディップスイッチ値記
憶回路、10・・・・選択回路、11・・・・第2次出
力コード記憶回路。
・・・・エンコーダ、4・・・・固定値記憶回路、5・
・・・第1欠出力コード記憶回路、6・・・・比較回路
、T・・・・ディップスイッチ、8・・・・ディツブス
イッチ読み出し回路、9・・・・ディップスイッチ値記
憶回路、10・・・・選択回路、11・・・・第2次出
力コード記憶回路。
Claims (1)
- 通常は使わない予備のキーと、固定値を記憶するための
第1の記憶手段と、キーボードのエンコード出力を格納
する第2の記憶手段と、この第2の記憶手段の内容と前
記第1の記憶手段の内容とを比較する比較手段と、ディ
ップスイッチと、このディップスイッチの内容を読み出
す読み出し手段と、この読み出し手段によつて読み出し
た内容を記憶する第3の記憶手段と、前記比較手段によ
る比較の結果前記第2または第3の記憶手段の内容のい
ずれを取るかを決定する選択手段とを備えてなることを
特徴とするキーボード装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62029679A JPS63198112A (ja) | 1987-02-13 | 1987-02-13 | キ−ボ−ド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62029679A JPS63198112A (ja) | 1987-02-13 | 1987-02-13 | キ−ボ−ド装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63198112A true JPS63198112A (ja) | 1988-08-16 |
Family
ID=12282801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62029679A Pending JPS63198112A (ja) | 1987-02-13 | 1987-02-13 | キ−ボ−ド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63198112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105005395A (zh) * | 2015-07-18 | 2015-10-28 | 成都生辉电子科技有限公司 | 一种智能设备备用按键设置方法 |
-
1987
- 1987-02-13 JP JP62029679A patent/JPS63198112A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105005395A (zh) * | 2015-07-18 | 2015-10-28 | 成都生辉电子科技有限公司 | 一种智能设备备用按键设置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100741044B1 (ko) | 1이상의 메모리 모듈들을 연결하는 허브 구성요소 | |
| JPS6235704B2 (ja) | ||
| JPH0122649B2 (ja) | ||
| JPS63198112A (ja) | キ−ボ−ド装置 | |
| US3801802A (en) | Information storage having monitored functions | |
| JPS6011950A (ja) | 二重化メモリシステム | |
| JPS63198111A (ja) | キ−ボ−ド装置 | |
| JPH023196A (ja) | 高信頼性メモリ素子 | |
| JPH06231007A (ja) | 計算機の不正アドレス検知回路 | |
| JPS6145273B2 (ja) | ||
| SU1711236A1 (ru) | Резервированное запоминающее устройство с байтовой записью | |
| RU1805503C (ru) | Запоминающее устройство с автономным контролем | |
| JP2518333B2 (ja) | 記憶装置 | |
| JPS63311550A (ja) | メモリチェック方式 | |
| JPH04156641A (ja) | レジスタアクセス装置 | |
| JPH1165942A (ja) | 制御記憶装置障害回復方式 | |
| JPH031697A (ja) | ディジタルトランクのメモリ管理回路 | |
| JP2690910B2 (ja) | 制御記憶装置 | |
| JP2778343B2 (ja) | 監視制御装置 | |
| JPS61292728A (ja) | キ−ボ−ド | |
| JPH0275039A (ja) | メモリ回路 | |
| JPS61253564A (ja) | 記憶装置 | |
| JPS61160106A (ja) | シ−ケンス制御装置 | |
| JPS60205649A (ja) | 記憶装置 | |
| JPH0552912A (ja) | 集積回路 |