JPS63199445A - Dhd封止用半導体ペレツト - Google Patents
Dhd封止用半導体ペレツトInfo
- Publication number
- JPS63199445A JPS63199445A JP3143287A JP3143287A JPS63199445A JP S63199445 A JPS63199445 A JP S63199445A JP 3143287 A JP3143287 A JP 3143287A JP 3143287 A JP3143287 A JP 3143287A JP S63199445 A JPS63199445 A JP S63199445A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- window
- silver
- bump
- semiconductor pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000008188 pellet Substances 0.000 title claims abstract description 24
- 238000007789 sealing Methods 0.000 title claims abstract description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052709 silver Inorganic materials 0.000 claims abstract description 33
- 239000004332 silver Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011521 glass Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 4
- 238000007747 plating Methods 0.000 abstract description 4
- 239000002893 slag Substances 0.000 abstract description 3
- 238000007740 vapor deposition Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000003513 alkali Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はDHD (ダブル・ヒートシンク・ダイオード
)封止用半導体ペレットに関し、特に順方向通電状態で
起こる耐圧劣化を防止するバンブ構造を有する半導体ペ
レットに関する。
)封止用半導体ペレットに関し、特に順方向通電状態で
起こる耐圧劣化を防止するバンブ構造を有する半導体ペ
レットに関する。
従来、DHDは、第5図に示すように、一対のスラグリ
ード11.11で半導体ペレット1oを圧接挾持して半
導体ペレット10に形成した銀バンプや蒸着電極を各ス
ラグリード11.11に電気接続し、これをガラスバル
ブ12で封止した構成となっている。
ード11.11で半導体ペレット1oを圧接挾持して半
導体ペレット10に形成した銀バンプや蒸着電極を各ス
ラグリード11.11に電気接続し、これをガラスバル
ブ12で封止した構成となっている。
前記半導体ペレットは、第6図に示すように、
□例えばN型シリコン基板1上に酸化膜2を形成
するとともに、これにフォトレジストを用いて選択的に
窓を開け、シリコン基板1にP型頭域3を拡散した後、
表裏面に夫々蒸着電極4a、4bを蒸着形成している。
□例えばN型シリコン基板1上に酸化膜2を形成
するとともに、これにフォトレジストを用いて選択的に
窓を開け、シリコン基板1にP型頭域3を拡散した後、
表裏面に夫々蒸着電極4a、4bを蒸着形成している。
そして、表面側の蒸着電極4a上には主としてメッキ法
等により所要厚さに銀層を成長させ、これで銀バンプ5
を形成している。
等により所要厚さに銀層を成長させ、これで銀バンプ5
を形成している。
このため、半導体ペレット10は、蒸着電極4b及び銀
バンプ5が夫々前記スラグリード11゜11に電気接続
された状態で封止されることになる。
バンプ5が夫々前記スラグリード11゜11に電気接続
された状態で封止されることになる。
上述した従来のDHD封止用半導体ペレットでは、半導
体ペレット10を前記したガラスバルブ12内に封入す
ると、この封入時の温度が約650℃と高いためにガラ
スバルブ12に含まれている約5%のアルカリ (Na
、K)が第7図(a)に示すように、これらのアルカリ
イオンが酸化膜2中に取り込まれ、プラスイオンとして
作用することになる。
体ペレット10を前記したガラスバルブ12内に封入す
ると、この封入時の温度が約650℃と高いためにガラ
スバルブ12に含まれている約5%のアルカリ (Na
、K)が第7図(a)に示すように、これらのアルカリ
イオンが酸化膜2中に取り込まれ、プラスイオンとして
作用することになる。
一方、前記銀バンプ5は主としてPN接合の順方向特性
を利用してメッキされているが、このとき高さ方向に対
して約90%の割合で横方向に成長される。このため、
銀バンプ5の周辺部分が酸化膜2上にかかり、この部分
においてMO3構造が構成される。
を利用してメッキされているが、このとき高さ方向に対
して約90%の割合で横方向に成長される。このため、
銀バンプ5の周辺部分が酸化膜2上にかかり、この部分
においてMO3構造が構成される。
したがって、この半導体ペレット(ダイオード)10に
対して順方向通電を行うと、第7図(b)に示すように
、接合近傍では銀バンブ5がプラス極にバイアスされる
ため、銀バンプ5下部の酸化膜2中のプラスイオンは、
半導体基板1との界面に移動される。そして、N型シリ
コン基板1中でば、これに対応してマイナス電子が集ま
ってくるため、見掛は上N゛となり、酸化膜2近くの空
乏N6の広がりが制限される。
対して順方向通電を行うと、第7図(b)に示すように
、接合近傍では銀バンブ5がプラス極にバイアスされる
ため、銀バンプ5下部の酸化膜2中のプラスイオンは、
半導体基板1との界面に移動される。そして、N型シリ
コン基板1中でば、これに対応してマイナス電子が集ま
ってくるため、見掛は上N゛となり、酸化膜2近くの空
乏N6の広がりが制限される。
このため、順方向通電を止め、接合に逆バイアスをかけ
ると、空乏層6の広がりが制限された部分に電界集中が
起こり、その降伏特性は第8図に実線で示すように初期
の耐圧(破線)よりも劣化するという問題が生じる。
ると、空乏層6の広がりが制限された部分に電界集中が
起こり、その降伏特性は第8図に実線で示すように初期
の耐圧(破線)よりも劣化するという問題が生じる。
本発明は耐圧の劣化を防止したDHD封止用半導体ペレ
ットを提供することを目的としている。
ットを提供することを目的としている。
本発明によるDHD封止用半導体ペレットは、半導体基
板の酸化膜に開設した窓を通して半導体基板に電気的に
接続させる銀バンブを、この酸化膜の窓内にのみ存在す
るように形成し、銀バンプが酸化膜と重なってこの部分
にMO5構造が構成されないように構成している。
板の酸化膜に開設した窓を通して半導体基板に電気的に
接続させる銀バンブを、この酸化膜の窓内にのみ存在す
るように形成し、銀バンプが酸化膜と重なってこの部分
にMO5構造が構成されないように構成している。
この場合、銀バンプは窓よりも小さいのはもとより、酸
化膜と重ならない限り窓と同一寸法であってもよい。
化膜と重ならない限り窓と同一寸法であってもよい。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の縦断面図であり、前記した
第6図と同一部分には同一符号を付しである。
第6図と同一部分には同一符号を付しである。
この半導体ペレットは、N型シリコン基板1上に酸化膜
2を形成し、フォトレジストを用いて選択的に窓を開&
j、この窓を通して前記N型シリコン基板1の主面にP
型領域3を拡散した後、蒸着電極4a、4bを蒸着させ
た構造は、これまでの半導体ペレットと同じである。
2を形成し、フォトレジストを用いて選択的に窓を開&
j、この窓を通して前記N型シリコン基板1の主面にP
型領域3を拡散した後、蒸着電極4a、4bを蒸着させ
た構造は、これまでの半導体ペレットと同じである。
そして、この後に前記蒸着電極4a上にメッキ法等によ
り銀層を形成して銀バンブ7を形成するが、この実施例
ではこの銀バンプ7の大きさは前記蒸着電極9a、即ち
前記酸化膜2の窓よりも小さい寸法となるように形成し
ている。換言すれば、恨バンプ7がその周辺部において
、前記酸化膜2に重ならないように形成している。
り銀層を形成して銀バンブ7を形成するが、この実施例
ではこの銀バンプ7の大きさは前記蒸着電極9a、即ち
前記酸化膜2の窓よりも小さい寸法となるように形成し
ている。換言すれば、恨バンプ7がその周辺部において
、前記酸化膜2に重ならないように形成している。
この構造を実現するためには、例えば蒸着電極4a、4
bを茅着した工程の後に、第1図に仮想線で示すように
改めてフォトレジスト8で全体をカバーしかつ酸化膜2
の窓よりも小さい寸法の窓を開け、これをマスクとして
銀のメッキを行う方法が採用できる。
bを茅着した工程の後に、第1図に仮想線で示すように
改めてフォトレジスト8で全体をカバーしかつ酸化膜2
の窓よりも小さい寸法の窓を開け、これをマスクとして
銀のメッキを行う方法が採用できる。
このようにして構成された半導体ペレットによれば、そ
の接合近傍の様子を第2図(a>に示すように、ガラス
封止時にアルカリイオンが酸化膜2中に取り込まれる点
はこれまでと同じである。
の接合近傍の様子を第2図(a>に示すように、ガラス
封止時にアルカリイオンが酸化膜2中に取り込まれる点
はこれまでと同じである。
しかしながら、この半導体ペレットに対して順方向通電
を実施したときには、第2図(b)に示すように、銀バ
ンブ7がプラス極にバイアスされるが、その周辺部にM
O3構造が構成されていないため、酸化膜2には電界が
かからず、プラスイオンが移動されることはない。この
ため、酸化膜2とN型シリコン基板■の界面近くの空乏
層60幅が制限されることがない。したがって、順方向
通電後の降伏特性は、第3図に示すように、初期からの
劣化が生じることはない。
を実施したときには、第2図(b)に示すように、銀バ
ンブ7がプラス極にバイアスされるが、その周辺部にM
O3構造が構成されていないため、酸化膜2には電界が
かからず、プラスイオンが移動されることはない。この
ため、酸化膜2とN型シリコン基板■の界面近くの空乏
層60幅が制限されることがない。したがって、順方向
通電後の降伏特性は、第3図に示すように、初期からの
劣化が生じることはない。
ここで、本発明は第4図の構成とすることも可能である
。
。
即ち、第1図と同一部分には同一符号を付して詳細な説
明を省略するが、この構成では銀バンプ9を第4図に示
すように蒸着電極4a、即ち酸化膜2の窓と同じ寸法に
形成している。
明を省略するが、この構成では銀バンプ9を第4図に示
すように蒸着電極4a、即ち酸化膜2の窓と同じ寸法に
形成している。
この構成によっても、銀バンプ9の周辺において酸化膜
2上への重なりが存在しないため、酸化膜2中に取り込
まれたアルカリイオンの移動が生ぜず、耐圧の劣化を防
止できる等前記実施例と同等の効果が得られる。
2上への重なりが存在しないため、酸化膜2中に取り込
まれたアルカリイオンの移動が生ぜず、耐圧の劣化を防
止できる等前記実施例と同等の効果が得られる。
なお、この構成では酸化膜2の窓を開設した際のフォト
レジストをそのまま利用して蒸着電極4a及び銀バンプ
9を形成することが可能であり、工程の簡略化を達成す
ることもできる。
レジストをそのまま利用して蒸着電極4a及び銀バンプ
9を形成することが可能であり、工程の簡略化を達成す
ることもできる。
ここで、前記各実施例では、N型シリコン基板を用いた
ときの順方向通電時の耐圧劣化防止について述べたが、
P型シリコン基板を用いた場合は、逆バイアス試験時の
耐圧劣化をも防止することができる。
ときの順方向通電時の耐圧劣化防止について述べたが、
P型シリコン基板を用いた場合は、逆バイアス試験時の
耐圧劣化をも防止することができる。
以上説明したように本発明は、半導体基板に電気的に接
続させる銀バンプを、酸化膜の窓内にのみ存在するよう
に形成し、銀バンプが酸化膜と重なってこの部分にMO
3構造が構成されないように構成しているので、酸化膜
中に取り込まれたイオンが順方向通電時に移動されるこ
とはなく、空乏層の広がりの制限を無くし、この通電時
における耐圧の劣化を有効に防止することができる。
続させる銀バンプを、酸化膜の窓内にのみ存在するよう
に形成し、銀バンプが酸化膜と重なってこの部分にMO
3構造が構成されないように構成しているので、酸化膜
中に取り込まれたイオンが順方向通電時に移動されるこ
とはなく、空乏層の広がりの制限を無くし、この通電時
における耐圧の劣化を有効に防止することができる。
第1図は本発明の半導体ペレットの一実施例の縦断面図
、第2図(a)はその接合近傍の拡大断面図、第2図(
b)は順方向通電時のイオン状態を説明するための断面
図、第3図は耐圧特性を示す特性図、第4図は他の実施
例の要部の拡大断面図、第5図は一般的なりHDの全体
断面図、第6図は従来の半導体ペレットの縦断面図、第
7図(a)はその接合近傍の拡大断面図、第7図(b)
は従来の順方向通電時のイオン状態を説明するだめの断
面図、第8図は従来における耐圧の劣化を説明する特性
図である。 ■・・・N型シリコン基板、2・・・酸化膜、3・・・
P型拡散層、4a、4b・・・蒸着電極、5・・・銀バ
ンプ(従来)、6・・・空乏層、7・・・銀バンプ(本
発明)、8・・・フォトレジスト、9・・・銀バンプ(
本発明)、10・・・半導体ペレット、11・・・スラ
グリード、12・・・ガラスバルブ。 第6図 (a) 第8図
、第2図(a)はその接合近傍の拡大断面図、第2図(
b)は順方向通電時のイオン状態を説明するための断面
図、第3図は耐圧特性を示す特性図、第4図は他の実施
例の要部の拡大断面図、第5図は一般的なりHDの全体
断面図、第6図は従来の半導体ペレットの縦断面図、第
7図(a)はその接合近傍の拡大断面図、第7図(b)
は従来の順方向通電時のイオン状態を説明するだめの断
面図、第8図は従来における耐圧の劣化を説明する特性
図である。 ■・・・N型シリコン基板、2・・・酸化膜、3・・・
P型拡散層、4a、4b・・・蒸着電極、5・・・銀バ
ンプ(従来)、6・・・空乏層、7・・・銀バンプ(本
発明)、8・・・フォトレジスト、9・・・銀バンプ(
本発明)、10・・・半導体ペレット、11・・・スラ
グリード、12・・・ガラスバルブ。 第6図 (a) 第8図
Claims (2)
- (1)少なくとも半導体基板の酸化膜に開設した窓を通
して電気的な接続を行う銀バンプを有し、かつ一対のス
ラグリードに接触された状態でガラス封止されるDHD
封止用半導体ペレットにおいて、前記銀バンプを前記酸
化膜の窓内にのみ形成し、銀バンプが酸化膜と重ならな
いように構成したことを特徴とするDHD封止用半導体
ペレット。 - (2)銀バンプを酸化膜の窓と同じ寸法に構成した特許
請求の範囲第1項記載のDHD封止用半導体ペレット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143287A JPS63199445A (ja) | 1987-02-16 | 1987-02-16 | Dhd封止用半導体ペレツト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143287A JPS63199445A (ja) | 1987-02-16 | 1987-02-16 | Dhd封止用半導体ペレツト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63199445A true JPS63199445A (ja) | 1988-08-17 |
Family
ID=12331073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3143287A Pending JPS63199445A (ja) | 1987-02-16 | 1987-02-16 | Dhd封止用半導体ペレツト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63199445A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4833775A (ja) * | 1971-09-03 | 1973-05-12 | ||
| JPS5656658A (en) * | 1979-09-20 | 1981-05-18 | Nec Corp | Glass-sealed type diode |
-
1987
- 1987-02-16 JP JP3143287A patent/JPS63199445A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4833775A (ja) * | 1971-09-03 | 1973-05-12 | ||
| JPS5656658A (en) * | 1979-09-20 | 1981-05-18 | Nec Corp | Glass-sealed type diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH01103876A (ja) | 絶縁ゲート型半導体装置 | |
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| JPH0621358A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
| JPS61234041A (ja) | 半導体装置及びその製造方法 | |
| JP3718223B2 (ja) | 縦の溝を有する高電圧用の半導体デバイス | |
| JPS63199445A (ja) | Dhd封止用半導体ペレツト | |
| JPH08508614A (ja) | 半導体チップを支持する台座を具備したリードフレーム | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| JPH07235660A (ja) | サイリスタの製造方法 | |
| JPH0475387A (ja) | Mis型半導体装置 | |
| JPS63166273A (ja) | 縦形半導体装置 | |
| KR100298573B1 (ko) | 플레이너형트라이악소자 | |
| JPS5816569A (ja) | 縦形mosfet | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| JPS61230369A (ja) | トライアツク | |
| JPH02296342A (ja) | Mosfetの製造方法 | |
| JPS6080279A (ja) | 絶縁ゲ−ト形トランジスタ | |
| JPH04206780A (ja) | 半導体装置 | |
| JPS58111344A (ja) | 半導体装置及びその製造方法 | |
| JPH1117162A (ja) | 半導体装置及びその製造方法 | |
| JPH04179162A (ja) | 半導体装置の製造方法 | |
| JPH02146774A (ja) | 半導体装置 |