JPS63199536A - デイジタル符号変換装置 - Google Patents

デイジタル符号変換装置

Info

Publication number
JPS63199536A
JPS63199536A JP62031028A JP3102887A JPS63199536A JP S63199536 A JPS63199536 A JP S63199536A JP 62031028 A JP62031028 A JP 62031028A JP 3102887 A JP3102887 A JP 3102887A JP S63199536 A JPS63199536 A JP S63199536A
Authority
JP
Japan
Prior art keywords
signal
circuit
terminal station
transmission line
end system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62031028A
Other languages
English (en)
Inventor
Shuichi Hashimoto
修一 橋本
Hidemasa Yamauchi
山内 秀征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62031028A priority Critical patent/JPS63199536A/ja
Publication of JPS63199536A publication Critical patent/JPS63199536A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル符号変換装置に関し、特に受端系の
端局用諸装置に縦続して送端系の端局用諸装置を設置す
る端局中継局における受端系のディジタル符号変換装置
に関する。
〔従来の技術〕
端局中継局では送端系と受端系との二つのディジタル符
号変換装置が用いられる。本発明はそのうち受端系のも
のに関するが、その従来技術の説明を明確にするために
、送端系のものについても説明する。
第2図は従来の送端系および受端系のディジタル符号変
換装置のそれぞれ一例を示すブロック図であり、(5)
は送端系のもの、(B)は受端系のものを示す。
まず、第2図(5)に示す送端系のものの動作について
説明する。
送端系タイミング回路i+言、タイミング信号aと、ス
クランブルパターンbとを発生する0送端搬送端局装置
または前段受端系のディジタル符号変換装置から入力す
る入力信号Cは、スタッフィング回路2においてタイミ
ング信号aでスタッフィング(副信号との多重化)され
、伝送路周波数に同期化された信号dとなる。排他的論
理和回路(以下EX−ORという)3は、信号dとスク
ランブルパターンbとを排他的論理和演算することによ
って、信号dをスクランブルパターンbでスクランブル
する。スクランブルされた信号eは、変調器、送信機を
経て伝送路へ送出される。このスフ9/プルを行うのは
、後続する諸装置でのタイミング抽出な要易にするため
、および、変調後のスペクトラムを平滑化するためであ
る。
次に、第2図(B) K示す受端系の従来例の動作につ
いて説明する。
伝送路から受信され復調された復調信号fは、下位端局
における信号eが復元された信号である。
フレーム同期回路16は、OL!9I信号fの信号−ム
同期をと9、フレーム同期の確立された同期信号gを出
力する。受端系タイミング回wr12は、同期信号gで
タイミング制御され、上位端局におけるタイミング信号
aおよびスクランブルパターンbにそれぞれ同期したタ
イミング信号iおよびデスクランブルパターンjを発生
する。EX−OR13は、mlllis号fをデスクラ
ンブルパターンjでデスクランゲルする。デスクランブ
ルされた信号には、上位端局における信号dが復元され
た信号である。信号には、デスタッフィング回路15に
おいてタイミング信号iでデスタッフィング(副信号の
分離、抜去シ)され、上位端局における入力信号Cが復
元された信号である出力信号nとなる。出力信号nは、
受端搬送端局装置または後段送端系のディジタル符号変
換装置へ出力される0 〔発明が解決しようとする問題点」 ところで、伝送路障害などKより復調信号fが一定の論
理値′1#または“θ″をとシ続けるか、あるいは、著
しくマーク率が偏った信号列になると、フレーム同期回
路16ではフレーム同期が確立せず、受熾系タイミング
回路12を制御できなくなる。この場合でも、受端系タ
イミング回路12は独自のタイミングでタイミング信号
量、デスクランゲルパターンjを発生する。その結果、
復調信号fをデスクランブルした信号kを言送鴻系のス
クランブルパターンbKl¥!r似した信号列になる。
復調信号fが一定論理値10”ならば信号にはスクラン
ブルパターンbに、復調信号fが一定論理値101”な
らば信号にはスクランブルパターンb)反転パターンに
一致する。
上記のような信号kがデスタッフィング回路15を経て
出力信号nとして後段送端系のディジタル符号変換装置
へ出力されると、EX−083においてスクランブルパ
ターンbでスクランブルされた信号eは一定論理値ある
いは着しくマーク率が偏った信号列になる。いいかえれ
ば、スクランブル機能が消失する・その結果、後続する
諸装置でのタイミング抽出ができなくなり、障害を引起
す。
例えば、下位端局の後調器が同期外れを起したりす°る
0 伝送路周波数に送端および受端を予伽回&に切替える回
線切替を行うような場合でも、機器障害などで瞬間的に
回線断になれば、回線切替が完了するまでの間、上記の
ような事態が起り、回線切替区間に後続する各区間で障
害が起る。
また、後続する各伝送路の信号スペクトラムも著しくゆ
がむことになる。
以上説明したように従来の受端系のディジタル符号変換
装置は、上位端局からの伝送路の機器障害などにより入
力する復調信号がマーク率の者しく偏った信号列になる
とスクランブルパターンに看しく酷似した信号を出力す
るので、端局中継局に用いられた場合、後段送端系のデ
ィジタル符号に換装置におけるスクランブル機能を?M
失させ、後続する諸装置に障害を引起し、また、後続す
る各法送路の信号スペクトシムを著しくゆがめるという
欠点かめる。
本発明の目的は、上位端局からの伝送路の機器障害など
によってf&絖するも伝送路に障害を誘発したシ各伝送
路の信号スペクトラムを著しくゆがめたりすることを防
止できるディジタル符号変換装置を提供することKある
〔間ね点を解決するための手段〕
本発明のディジタル符号変換装置は、上位端局かもの信
号が受信され復調された復調信号のフレームfTIJ期
をとり同期信号を出力するフレーム同期回路と、前記同
期信号に同期した受端系タイミング信号およびデスクラ
ンブルパターンを発生する受端系タイミング回路と、前
記@!調信号を前記デスクランブルパターンでデスクラ
ンブルするデスクランブル回路と、このデスクランブル
回路によりてデスクランブルされた信号を前記受端系タ
イミング信号でデスク、ライングした信号を出力するデ
スタッフインク回路とを備える受端系のディジタル符号
変換装置において、前記フレーム同期回路の前記フレー
ム同期が外れたとき前記デスクランブルされた信号を禁
止する手段を付加して構成される。
〔実施例〕
以下実施例を示す図面を参照して本発明について詳細に
説明する。
第1図は、本発明のディジタル符号変換装置の一実施例
を示すプロ、り図である。
第1図に示す実施例は、復調信号fを入力し同期信号g
および同期外れ信号りを出力する7レ一ム同期回路11
と、同期信号gを入力しタイミング信号iおよびデスク
ランブルパターンjを出力する受端系タイミング回w6
12と、復調信号fおよびデスクランブルパターンjを
入力し信号kを出力するEX−OR,13と、信号にお
よび同期外れ信号りを入力し信号1を出力するANDゲ
ート14と、信号1およびタイミング信号iを入力し出
力信号mを出力するデスク、ライング回路15とを備え
℃構成されている。
第1図に示す実施例は、第2図(B)に示す従来例にA
NDグー)14を付加し、フレーム同期回路16をフレ
ーム同期回路11で置換えた構成になっている。7レ一
ム同期回鮎11は、復調信号fのフレーム同期がとれて
いるとき論理値@l”、とれなくなったとき論理値“0
”になる同期外れ信号りを出力することを除いては、フ
レーム同期回路16と同じ回路である。
上位端局からの伝送路に機器障害などが発生すると、復
調信号fがマーク率の着しく偏った信号列になシ、フレ
ーム同期回路11のフレーム同期外れ、同期外れ信号り
が論理値“1”から論理値′0”K変るので、同期外れ
信号りによって上位端局からの伝送路の機器障害などの
有無を検知できる。
上位端局からの伝送路に機器障害などがなく復調信号f
が正常である場合、同期外れ信号りが論理値11”であ
シ、ANDゲート14は信号kをそのまま信号lとして
出力するので、第2図t8)に示す従来例におけるとま
ったく同様に、復調信号fはデスクランブルおよびデス
ク、フイツクされ、出力信号mは上位端局における入力
信号Cが復元された信号となる。
上位端局からの伝送路の機器障害などによシ復調信号f
がマーク率の著しく偏った信号列になりた場合、同期外
れ信号りが論理値“0”Kなり、ANDゲート14はデ
スクランブルされた信号kを禁止するので、ANDゲー
ト14が出力する信号1、および、信号Iがデスク、ラ
イングされた信号である出力信号mは一定論理値′mO
”の信号列になる。その結果、この場合も出力信号mが
スクランブルパターンbK著しく酷似した信号列になる
こと1′!ない。
なお、デスクランブルされた信号kをリセット付のD型
7リツグフロ、グによってリタイミングすることがある
。このような場合は、同期外れ信号りでこのツリ、グフ
ロ、グをリセ、トシ、その出力をデスク、ライング回路
15に直接入力するようにして、ANDゲート14を省
略できる。
〔発明の効果〕
以上詳細に説明したように不発明のディンタル符号変換
装置は、上位端局からの伝送路の機器障害などをフレー
ム同期回路の同期外れで検知し、障害を検知したときデ
スクランブルされた信号を禁止するようになっているの
で、このような障害時に4出力信号がスクランブルパタ
ーンに看しく酷似した信号列になることはなく、このよ
うな障害によって後続する各伝送路に障害な誘発したり
、各伝送路の信号スペクトラムを著しくゆがめたりする
のを防止できるという効果がある。
【図面の簡単な説明】
第1図は、本発明のディジタル符号変換装置の一実施例
を示すプロ、り図、 第2図IA)およびiB)は、従来の送端系および受端
系のディジタル符号変換装置のそれぞれ一例を示すプロ
、り図である。 11・・・・・・フレーム同期回路、12・・・・・・
受端系タイミング回路、13・・・・・・排他的論理和
回路(EX−〇R)、14・・・・・・ANDゲート、
15・・・・・・デスタ、フィング回路。 代理人 弁理士  内 原  晋 j:引ra’l’r終        j・デズクラン
ズレバクーンt゛タイミンク゛46う 渠1図

Claims (1)

  1. 【特許請求の範囲】 上位端局からの信号が受信され復調された復調信号のフ
    レーム同期をとり同期信号を出力するフレーム同期回路
    と、前記同期信号に同期した受端系タイミング信号およ
    びデスクランブルパターンを発生する受端系タイミング
    回路と、前記復調信号を前記デスクランブルパターンで
    デスクランブルするデスクランブル回路と、このデスク
    ランブル回路によってデスクランブルされた信号を前記
    受端系タイミング信号でデスタッフィングした信号を出
    力するデスタッフィング回路とを備える受端系のディジ
    タル符号変換装置において、 前記フレーム同期回路の前記フレーム同期が外れたとき
    前記デスクランブルされた信号を禁止する手段を付加し
    たことを特徴とするディジタル符号変換装置。
JP62031028A 1987-02-13 1987-02-13 デイジタル符号変換装置 Pending JPS63199536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62031028A JPS63199536A (ja) 1987-02-13 1987-02-13 デイジタル符号変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62031028A JPS63199536A (ja) 1987-02-13 1987-02-13 デイジタル符号変換装置

Publications (1)

Publication Number Publication Date
JPS63199536A true JPS63199536A (ja) 1988-08-18

Family

ID=12320058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62031028A Pending JPS63199536A (ja) 1987-02-13 1987-02-13 デイジタル符号変換装置

Country Status (1)

Country Link
JP (1) JPS63199536A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61192141A (ja) * 1985-02-21 1986-08-26 Nec Corp デジタル符号変換回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61192141A (ja) * 1985-02-21 1986-08-26 Nec Corp デジタル符号変換回路

Similar Documents

Publication Publication Date Title
US4004100A (en) Group frame synchronization system
US3950616A (en) Alignment of bytes in a digital data bit stream
US5703882A (en) Cyclic line coding apparatus for error detection and frame recovery
US3991278A (en) Line protection switching system
CA1312362C (en) Fault detection signal transmission system
EP0232043A2 (en) Scrambling data signals
CA1219978A (en) Digital radio relay equipment
JPS63199536A (ja) デイジタル符号変換装置
AU608724B2 (en) Spare channel monitor circuit
US4864617A (en) System and method for reducing deadlock conditions caused by repeated transmission of data sequences equivalent to those used for inter-device signalling
JPH0334638A (ja) 回線切替え方法
AU539593B2 (en) Method and apparatus for demodulating differentially encoded phase modulated data transmissions
JPS61131637A (ja) スクランブル装置
JPS61191139A (ja) 受信装置
GB2262417A (en) Synchronisation in telecommunications systems
US3440337A (en) Synchronous data repeater having noncompatible signal bypass
IE41962B1 (en) Improvements in or relating to data transmission systems
JPS6231229A (ja) 中継装置
JP2682321B2 (ja) フレーム同期回路
JP3368516B2 (ja) 新同期ディジタルハイアラーキのための中継装置
JPS61192141A (ja) デジタル符号変換回路
JPH03123226A (ja) スクランブル化データ伝送方式
JPS62231543A (ja) 信号処理方式
JPS6178249A (ja) 信号処理方式
JP2553520B2 (ja) 中継装置