JPS63201750A - バス監視方式 - Google Patents
バス監視方式Info
- Publication number
- JPS63201750A JPS63201750A JP62033627A JP3362787A JPS63201750A JP S63201750 A JPS63201750 A JP S63201750A JP 62033627 A JP62033627 A JP 62033627A JP 3362787 A JP3362787 A JP 3362787A JP S63201750 A JPS63201750 A JP S63201750A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- refresh
- output
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
バス許可を得てダイナミックメモリの記憶保持（リフレ
ッシュ）動作を行うマルチマスクシステムにおいて、 リフレッシュ動作のために所定の時間間隔で出力される
バス要求信号を計数し、所定数計数した後もリフレッシ
ュ動作が完了しないとき、タイムオーバとしてバス異常
占有通知信号を出力する。
ッシュ）動作を行うマルチマスクシステムにおいて、 リフレッシュ動作のために所定の時間間隔で出力される
バス要求信号を計数し、所定数計数した後もリフレッシ
ュ動作が完了しないとき、タイムオーバとしてバス異常
占有通知信号を出力する。
本発明はデータ処理装置に係わり、特に複数のハスマス
ク（以下マスク）で共有されるシステムバスにおけるバ
ス監視方式の改良に関する。
ク（以下マスク）で共有されるシステムバスにおけるバ
ス監視方式の改良に関する。
システムバスを制御するマスクが複数存在するマルチマ
スクシステムでは、各マスクのハードウェア異常に起因
するシステムバスの異常占有を防ぐため、バス監視部が
設けられている。
スクシステムでは、各マスクのハードウェア異常に起因
するシステムバスの異常占有を防ぐため、バス監視部が
設けられている。
しかし、このバス監視部は、従来他のユニットとは独立
に用意されるため、ハードウェアが高価となる問題点が
あり、簡易なバス監視方式が求められている。
に用意されるため、ハードウェアが高価となる問題点が
あり、簡易なバス監視方式が求められている。
第４図は従来のバス監視方式説明図である。
図中、
■は中央処理装置ｃｐｕ、
Ａ、Ｂは、ＣＰＵＩに代わり、それぞれ共通バス（シス
テムハス）１００を制御して共通メモリ６をアクセスす
るマスク、 ４はバス調停部であって、各マスクＡ、Ｂ等より出力さ
れたバス要求を調停し使用権を与えるもの、 ５はバス
監視部で、共通ハス１００の異常占有を検出したとき、
ＣＰＵＩに割込み信号を出力し、異常処理等によって共
通バス１００を開放せしめるもの、 ６は、ＣＰＵＩおよび各マスクＡ、Ｂが共通に使用する
共通メモリで、グイナミソクＲＡＭ （ＤＲＡＭ）で構
成されるもの、 ７はＤＲＡＭ６のリフレッシュ制御を行うリフレッシュ
部、 である。
テムハス）１００を制御して共通メモリ６をアクセスす
るマスク、 ４はバス調停部であって、各マスクＡ、Ｂ等より出力さ
れたバス要求を調停し使用権を与えるもの、 ５はバス
監視部で、共通ハス１００の異常占有を検出したとき、
ＣＰＵＩに割込み信号を出力し、異常処理等によって共
通バス１００を開放せしめるもの、 ６は、ＣＰＵＩおよび各マスクＡ、Ｂが共通に使用する
共通メモリで、グイナミソクＲＡＭ （ＤＲＡＭ）で構
成されるもの、 ７はＤＲＡＭ６のリフレッシュ制御を行うリフレッシュ
部、 である。
上記システムにおいて、各マスクＡ、Ｂは、バス要求を
バス調停部４に出力し、共通バス１００の使用権を得た
後共通メモリ６をアクセスする。
バス調停部４に出力し、共通バス１００の使用権を得た
後共通メモリ６をアクセスする。
ここで、バス使用権を得たマスクに何等かのハードウェ
ア障害が発生し共通バス１００が占有されたままになる
と、他のマスク、ＣＰＵＩは共通バス１００を使用する
ことができず、システム全体が待機状態になる。
ア障害が発生し共通バス１００が占有されたままになる
と、他のマスク、ＣＰＵＩは共通バス１００を使用する
ことができず、システム全体が待機状態になる。
バス監視部５は上記異常占有を監視するために設けられ
たもので、例えば共通バス１００上に出力されたアドレ
スストローブ信号５４の立ち上がりから時間を計数する
とともに、そのアクセスに対する応答信号５５でリセッ
トされるタイマ５ａを備え、タイマ５ａが所定時間計数
したとき、タイムオーバとして、ＣＰＵＩに割込み信号
５６を、各マスクにはハードウニアリセラＩ・信号を出
力して共通バス１００を開放せしめる。
たもので、例えば共通バス１００上に出力されたアドレ
スストローブ信号５４の立ち上がりから時間を計数する
とともに、そのアクセスに対する応答信号５５でリセッ
トされるタイマ５ａを備え、タイマ５ａが所定時間計数
したとき、タイムオーバとして、ＣＰＵＩに割込み信号
５６を、各マスクにはハードウニアリセラＩ・信号を出
力して共通バス１００を開放せしめる。
以上のごとく、複数のマスクを有するマルチマスクシス
テムでは、バス監視部を設けてシステムバスの異常占有
を防止しているが、バス監視部を他のユニットとは独立
に設けられていたため、コスト高となる問題点がある。
テムでは、バス監視部を設けてシステムバスの異常占有
を防止しているが、バス監視部を他のユニットとは独立
に設けられていたため、コスト高となる問題点がある。
本発明は上記問題点に鑑み、ハードウェアを削減する簡
易なバス監視方式を提供することを目的とするものであ
る。
易なバス監視方式を提供することを目的とするものであ
る。
上記目的のため、本発明のバス監視方式は、第１図本発
明の原理説明図に示すように、リフレッシュ動作のため
に出力されたバス要求信号（５０）を計数するとともに
記憶保持動作の完了信号（５２）によりリセットされる
計数手段（３０）と、 該計数手段（３０）が該バス要求信号（５０）を所定数
計数したときバス異常占有通知信号（５３）を出力する
出力手段（３１）と を設けたものである。
明の原理説明図に示すように、リフレッシュ動作のため
に出力されたバス要求信号（５０）を計数するとともに
記憶保持動作の完了信号（５２）によりリセットされる
計数手段（３０）と、 該計数手段（３０）が該バス要求信号（５０）を所定数
計数したときバス異常占有通知信号（５３）を出力する
出力手段（３１）と を設けたものである。
各マスクの共通メモリとして使用されるグイナミソクメ
モリ１２の記憶保持動作（リフレッシュ動作）は所定の
時間間隔でバス許可を得て実行される。
モリ１２の記憶保持動作（リフレッシュ動作）は所定の
時間間隔でバス許可を得て実行される。
このため、バス使用許可を得るためのバス要求信号５０
が出力された後所定時間（バス要求信号５０を計数する
）内にリフレッシュ動作が未完了のときは、システムバ
ス１００が他のバスマスクによって異常占有されたもの
と判断して、バス異常占有通知信号５３を出力する。
が出力された後所定時間（バス要求信号５０を計数する
）内にリフレッシュ動作が未完了のときは、システムバ
ス１００が他のバスマスクによって異常占有されたもの
と判断して、バス異常占有通知信号５３を出力する。
このリフレッシュ動作は通常２〜４ｍＳ周期に行われる
が、グイナミソクメモリ１２はローとコラムとで構成さ
れ且つロ一単位にメモリチップが順次選択されてリフレ
ッシュされるため、バス要求信号５０は１０数μｓ程度
の時間間隔で出力される。
が、グイナミソクメモリ１２はローとコラムとで構成さ
れ且つロ一単位にメモリチップが順次選択されてリフレ
ッシュされるため、バス要求信号５０は１０数μｓ程度
の時間間隔で出力される。
上記バス要求信号５０を計数するとともにリフレッシュ
完了信号５２によりリセットされる計数手段３０を設け
、計数手段３０が所定数計数したとき、タイムオーバと
して出力手段３１によりバス異常占有通知信号５３を出
力する。
完了信号５２によりリセットされる計数手段３０を設け
、計数手段３０が所定数計数したとき、タイムオーバと
して出力手段３１によりバス異常占有通知信号５３を出
力する。
このバス異常占有通知信号５３により、プロセッサは所
定の異常処理を行い、また各マスクがハードウェアリセ
ットされてシステムバス１００が開放される。
定の異常処理を行い、また各マスクがハードウェアリセ
ットされてシステムバス１００が開放される。
本発明の実施例を第１図〜第３図を参照しつつ説明する
。
。
本実施例はバス要求信号５０を２回計数、即ちリフレッ
シュ要求ごとにリフレッシュ動作完了を監視する例を示
したものであり、 第２図に実施例のバス監視部ブロック図、第３図に監視
動作タイムチャート図、 を示す。
シュ要求ごとにリフレッシュ動作完了を監視する例を示
したものであり、 第２図に実施例のバス監視部ブロック図、第３図に監視
動作タイムチャート図、 を示す。
第２図において、
１０はリフレッシュ要求発生部で、所定の時間間隔（例
えば１６μｓ）でリフレッシュ要求信号（バス要求信号
）５０を出力する。
えば１６μｓ）でリフレッシュ要求信号（バス要求信号
）５０を出力する。
このリフレッシュ要求信号５０は、バス要求信号５０と
してバス監視部２１およびバス調停部４に出力される。
してバス監視部２１およびバス調停部４に出力される。
１１はリフレッシュ実行部で、各マスクＡ、 Ｂからア
クセスされたときグイナミソクメモリＤＲＡＭ１２を制
御するＤＲＡＭ制御手段と、リフレッシュ実行手段とを
備える。
クセスされたときグイナミソクメモリＤＲＡＭ１２を制
御するＤＲＡＭ制御手段と、リフレッシュ実行手段とを
備える。
即ち、共通バス１００よりＤＲＡＭ１２がアクセスされ
たとき、マルチプレクサＭＰＸ１４を通じてローアドレ
スデータおよびコラムアドレスデータとを出力してＤＲ
ＡＭ１２をアクセスし、バス使用許可信号５１が入力さ
れたときは、ＭＰＸを切替えてリフレッシュカウンタ１
３よりローアドレスデータを出力してリフレッシュ動作
を指示する。
たとき、マルチプレクサＭＰＸ１４を通じてローアドレ
スデータおよびコラムアドレスデータとを出力してＤＲ
ＡＭ１２をアクセスし、バス使用許可信号５１が入力さ
れたときは、ＭＰＸを切替えてリフレッシュカウンタ１
３よりローアドレスデータを出力してリフレッシュ動作
を指示する。
タイミング発生部１５は、上記制御のタイミング発生部
出力するとともに、リフレッシュ指示から所定時間経過
した後にリフレッシュ完了信号５２を出力する。
出力するとともに、リフレッシュ指示から所定時間経過
した後にリフレッシュ完了信号５２を出力する。
１２はグイナミソクメモリＤＲＡＭで、リフレッシュ実
行部１１が出力するアドレスデータを図示省略したアド
レスバッファに格納するとともに、ローデコーダＲ−Ｄ
１ＢおよびコラムデコーダＣ・Ｄ１６によりメモリセル
１９の１ビツトを選択し、データをリード／ライトする
。
行部１１が出力するアドレスデータを図示省略したアド
レスバッファに格納するとともに、ローデコーダＲ−Ｄ
１ＢおよびコラムデコーダＣ・Ｄ１６によりメモリセル
１９の１ビツトを選択し、データをリード／ライトする
。
タイミング発生部１５よりローアドレスストローブ信号
ＲＡＳが出力され、リフレッシュ動作が指示されたとき
は、指定されたローアドレスのメモリチップを選択して
リフレッシュする。
ＲＡＳが出力され、リフレッシュ動作が指示されたとき
は、指定されたローアドレスのメモリチップを選択して
リフレッシュする。
２１は本発明の一実施例のバス監視部、である。
なお、バス許可信号５１はバス要求信号５０に対応する
ものであり、その他全図を通じて同一符号は同一対象物
を表す。
ものであり、その他全図を通じて同一符号は同一対象物
を表す。
バス監視部２１は、フリップフロップＦＦ２２（計数手
段３０に対応）、ＦＦ２４およびアンド回路２３（出力
手段３１に対応）より構成され、図示のごとく接続され
る。即ち、第３図に示すように、以下の通り動作する。
段３０に対応）、ＦＦ２４およびアンド回路２３（出力
手段３１に対応）より構成され、図示のごとく接続され
る。即ち、第３図に示すように、以下の通り動作する。
ＦＦ２２のＱ出力はりフレッシュ要求発生部１０の出力
するバス要求信号５０により“ｌ”にセットされ、リフ
レッシュ完了信号５２が出力されるとリセットされる。
するバス要求信号５０により“ｌ”にセットされ、リフ
レッシュ完了信号５２が出力されるとリセットされる。
従って、リフレッシュ完了信号５２が出力されないと、
ＦＦ２２のＱ出力が“ｌ”であるから、アンド回路２３
を介して次のバス要求信号５０がＦＦ２４に入力され、
ＦＦ２４のＱ出力が”１”にセットされてバス異常占有
通知信号（ＣＰＵ割込み信号およびマスクリセット信号
）５３が出力される。
ＦＦ２２のＱ出力が“ｌ”であるから、アンド回路２３
を介して次のバス要求信号５０がＦＦ２４に入力され、
ＦＦ２４のＱ出力が”１”にセットされてバス異常占有
通知信号（ＣＰＵ割込み信号およびマスクリセット信号
）５３が出力される。
以下バス監視動作を第３図を参照しつつ説明する。
（１１リフレッシュ要求発生部１０はバス要求信号５０
をバス調停部４に出力する。
をバス調停部４に出力する。
（２） バス監視部２１ではＦＦ２２がこのバス要求
信号５０を計数し、Ｑ出力が“ｌ”にセットされる。
信号５０を計数し、Ｑ出力が“ｌ”にセットされる。
（３）バス調停部４よりバス許可信号５１が出力される
と、リフレッシュ実行部１１はローアドレスデータおよ
びストローブ信号ＲＡＳを出力してＤＲＡＭ１２にリフ
レッシュ動作を指示する。
と、リフレッシュ実行部１１はローアドレスデータおよ
びストローブ信号ＲＡＳを出力してＤＲＡＭ１２にリフ
レッシュ動作を指示する。
（４）所定時間経過後にリフレッシュ完了信号５２かり
フレッシュ実行部１１より出力され、ＦＦ２２はリセッ
トされる。
フレッシュ実行部１１より出力され、ＦＦ２２はリセッ
トされる。
共通バス１００が正常な場合は以上の動作が繰り返され
、ＦＦ２４のＱ出力は“０”の状態が持続する。
、ＦＦ２４のＱ出力は“０”の状態が持続する。
（５）共通ハス１００がマスクによって異常占有されて
バス許可信号５１が応答されないとき、所定時間後（１
６μｓ）に再びバス要求信号５０が出力され、ＦＦ２４
がセットされてバス異常占有通知信号５３が出力される
。
バス許可信号５１が応答されないとき、所定時間後（１
６μｓ）に再びバス要求信号５０が出力され、ＦＦ２４
がセットされてバス異常占有通知信号５３が出力される
。
」二記はりフレッシュ時間間隔をバス占有のタイムオー
バとしたが、さらに時間間隔を大きくする場合は、ＦＦ
２２の代わりに複数のフリップフロップを設けてバス要
求信号５０を所定数計数すればよい。
バとしたが、さらに時間間隔を大きくする場合は、ＦＦ
２２の代わりに複数のフリップフロップを設けてバス要
求信号５０を所定数計数すればよい。
以上のごとく、リフレッシュ動作のために出力されるハ
ス要求信号５０と、リフレッシュ完了信号５２とに基づ
きシステムバス１００を監視する方式は簡易な回路で実
現できるため、これを例えばグイナミソクメモリュニソ
トに組み込むことにより、コストを大幅に低減せしめる
ことができる。
ス要求信号５０と、リフレッシュ完了信号５２とに基づ
きシステムバス１００を監視する方式は簡易な回路で実
現できるため、これを例えばグイナミソクメモリュニソ
トに組み込むことにより、コストを大幅に低減せしめる
ことができる。
本発明は、ダイナミックメモリが正常にリフレッシュし
たか否かを監視してハスの異常占有を判定するハス監視
方式を提供するもので、簡易なハードウェアで構成でき
るため、コストにおける効果は極めて多大である。
たか否かを監視してハスの異常占有を判定するハス監視
方式を提供するもので、簡易なハードウェアで構成でき
るため、コストにおける効果は極めて多大である。
第１図は本発明の原理説明図、
第２図は実施例のバス監視部ブロック図、第３図は監視
動作タイムチャート図、 第４図は従来のハス監視方式説明図、 である。図中、 １は中央処理装置ＣＰＵ、 ４はハス調停部、 ５はバス監視部、５ａはタイマ
、 ６はダイナミックメモリＤＲＡＭ。 １１リフレッシュ実行部、 １２はダイナミックメモリＤＲＡＭ。 １３はリフレッシュカウンタ、 １４はマルチプレクサＭＰＸ。 １５はタイミング発生部、 １６はコラムデコーダＣ−Ｄ。 １８はローデコーダＲ−Ｄ。 １９はメモリセル、 ２１はバス監視部、 ２２．２４はフリ・ンブフロッブ、 ２３はゲート、 ５０はリフレッシュ動作のために出力するバス要求信号
（リフレッシュ要求信号）、 ５１はハス許可信号、 ５２はリフレッシュ完了信号（記憶保持動作の完了信号
）、 ５３はバス異常占有通知信号（ＣＰＵ割込み信号、ハー
ドウェアリセット信号）、 ５４はアドレスストローブ信号、 ５５は応答信号、 ５６は割込み信号、 である。
動作タイムチャート図、 第４図は従来のハス監視方式説明図、 である。図中、 １は中央処理装置ＣＰＵ、 ４はハス調停部、 ５はバス監視部、５ａはタイマ
、 ６はダイナミックメモリＤＲＡＭ。 １１リフレッシュ実行部、 １２はダイナミックメモリＤＲＡＭ。 １３はリフレッシュカウンタ、 １４はマルチプレクサＭＰＸ。 １５はタイミング発生部、 １６はコラムデコーダＣ−Ｄ。 １８はローデコーダＲ−Ｄ。 １９はメモリセル、 ２１はバス監視部、 ２２．２４はフリ・ンブフロッブ、 ２３はゲート、 ５０はリフレッシュ動作のために出力するバス要求信号
（リフレッシュ要求信号）、 ５１はハス許可信号、 ５２はリフレッシュ完了信号（記憶保持動作の完了信号
）、 ５３はバス異常占有通知信号（ＣＰＵ割込み信号、ハー
ドウェアリセット信号）、 ５４はアドレスストローブ信号、 ５５は応答信号、 ５６は割込み信号、 である。
Claims (1)
- 【特許請求の範囲】 所定の時間間隔で出力されるバス要求信号（５０）に基
づきバス使用許可を得て記憶保持動作を行うダイナミッ
クメモリ（１２）が接続されたシステムバス（１００）
におけるバス監視方式であって、該バス要求信号（５０
）を計数するとともに前記記憶保持動作の完了信号（５
２）によりリセットされる計数手段（３０）と、 該計数手段（３０）が該バス要求信号（５０）を所定数
計数したときバス異常占有通知信号（５３）を出力する
出力手段（３１）と を設け、該ダイナミックメモリ（１２）の記憶保持動作
に基づいて動作する出力手段の出力でシステムバス（１
００）を監視することを特徴とするバス監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033627A JPS63201750A (ja) | 1987-02-17 | 1987-02-17 | バス監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62033627A JPS63201750A (ja) | 1987-02-17 | 1987-02-17 | バス監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63201750A true JPS63201750A (ja) | 1988-08-19 |
Family
ID=12391682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62033627A Pending JPS63201750A (ja) | 1987-02-17 | 1987-02-17 | バス監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63201750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5738448A (en) * | 1995-05-26 | 1998-04-14 | Kabushiki Kaisha Tec | Ribbon cassette for printer |
-
1987
- 1987-02-17 JP JP62033627A patent/JPS63201750A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5738448A (en) * | 1995-05-26 | 1998-04-14 | Kabushiki Kaisha Tec | Ribbon cassette for printer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440711A (en) | Method for controlling DRAM memory in a microcomputer | |
| US5444855A (en) | System for guaranteed CPU bus access by I/O devices monitoring separately predetermined distinct maximum non CPU bus activity and inhibiting I/O devices thereof | |
| EP0071743A2 (en) | Refresh circuit for dynamic memory of a data processor employing a direct memory access controller | |
| JP4083847B2 (ja) | メモリ・リフレッシュ方法及びシステム | |
| CA2051177C (en) | Bus master with antilockup and no idle bus cycles | |
| JP3092566B2 (ja) | パイプライン方式のバスを用いたメモリ制御方式 | |
| JPS63201750A (ja) | バス監視方式 | |
| US6529981B1 (en) | Bus arbiter | |
| JP2783195B2 (ja) | マイクロコンピュータ | |
| JP2913099B2 (ja) | Ｄｒａｍリフレッシュ装置 | |
| JP2882334B2 (ja) | ダイナミックランダムアクセスメモリ | |
| KR0176634B1 (ko) | 16비트 데이타 버스를 가진 디램 데이타 억세스 제어회로 | |
| US6035372A (en) | Dynamic RAM in a microprocessor system | |
| JPH04143993A (ja) | Ｄｒａｍコントローラ | |
| JPS63191397A (ja) | 情報処理装置 | |
| JPS62256298A (ja) | ダイナミツクランダムアクセスメモリのリフレツシユ装置 | |
| KR100194041B1 (ko) | 다이나믹 랜덤 억세스 메모리 제어회로 | |
| JP3374902B2 (ja) | メモリコントローラ | |
| JPH0271356A (ja) | マルチマスタバス制御回路 | |
| JPS63191398A (ja) | 情報処理装置 | |
| JPS63229694A (ja) | リフレツシユコントロ−ラ | |
| JPH0568795B2 (ja) | ||
| JPS63247996A (ja) | メモリアクセス方法 | |
| JPH09297990A (ja) | メモリリフレッシュ制御方法およびメモリリフレッシュ制御装置 | |
| JPH0210513B2 (ja) |