JPS63201903A - 電流駆動回路 - Google Patents
電流駆動回路Info
- Publication number
- JPS63201903A JPS63201903A JP3478287A JP3478287A JPS63201903A JP S63201903 A JPS63201903 A JP S63201903A JP 3478287 A JP3478287 A JP 3478287A JP 3478287 A JP3478287 A JP 3478287A JP S63201903 A JPS63201903 A JP S63201903A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- constant
- voltage
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野、〕
本発明は電流駆動回路、特に低電圧を用いて磁気記録装
置の書込み動作を行なうための電流駆動回路に関する。
置の書込み動作を行なうための電流駆動回路に関する。
従来、フロッピディスク装置等の磁気記録装置の書込み
を行なうための電流駆動回路は、第5図に示すように十
電源電位VCTをヘッドコイル8の中点に与え、ヘッド
コイル8の両端をそれぞれダイオードD1..D1bを
介して2個のトランジスタQ1□Qlbにて構成される
差動型カレントスイッチング回路に接続し、差動型カレ
ントスイッチング回路の共通端子に定電流回路1を介し
て一電源電位V5Sに接続した構成としている。この構
成によりヘッドコイル8にライトデータ信号v1.およ
び■1bに対応した交流電流を流している。なお、ダイ
オードD1□D、bはヘッドコイル8の中点が地絡した
とき、トランジスタQtaあるいはQtbのベースから
コレクタを経由してヘッドコイル8に異常電流が流れる
ことを防止するために挿入されている。
を行なうための電流駆動回路は、第5図に示すように十
電源電位VCTをヘッドコイル8の中点に与え、ヘッド
コイル8の両端をそれぞれダイオードD1..D1bを
介して2個のトランジスタQ1□Qlbにて構成される
差動型カレントスイッチング回路に接続し、差動型カレ
ントスイッチング回路の共通端子に定電流回路1を介し
て一電源電位V5Sに接続した構成としている。この構
成によりヘッドコイル8にライトデータ信号v1.およ
び■1bに対応した交流電流を流している。なお、ダイ
オードD1□D、bはヘッドコイル8の中点が地絡した
とき、トランジスタQtaあるいはQtbのベースから
コレクタを経由してヘッドコイル8に異常電流が流れる
ことを防止するために挿入されている。
また第6図は両面記録方式のフロッピディスク装置に用
いられる書込用の電流駆動回路の従来例である。この回
路ではそれぞれヘッドコイル8および9を持った第5図
の駆動回路が2組設けられ、この2組のそれぞれに定電
流を切替えて与えるための選択回路が設けられた形とな
っている。
いられる書込用の電流駆動回路の従来例である。この回
路ではそれぞれヘッドコイル8および9を持った第5図
の駆動回路が2組設けられ、この2組のそれぞれに定電
流を切替えて与えるための選択回路が設けられた形とな
っている。
選択回路はそれぞれの駆動回路の共通端子と定電流回路
1との間に、選択信号VimおよびVlbによって制御
されるトランジスタQtaおよびQtbを設けた構成と
なっている。また、ヘッドコイル8側とヘッドコイル9
側との差動型カレントスイッチング回路には共通にライ
トデータの入力信号V2@、V2bが与えられて制御さ
れるが、選択回路により何れか一方のヘッドコイルにの
み交流電流が流れる。
1との間に、選択信号VimおよびVlbによって制御
されるトランジスタQtaおよびQtbを設けた構成と
なっている。また、ヘッドコイル8側とヘッドコイル9
側との差動型カレントスイッチング回路には共通にライ
トデータの入力信号V2@、V2bが与えられて制御さ
れるが、選択回路により何れか一方のヘッドコイルにの
み交流電流が流れる。
ところでヘッドコイル8あるいは9にスイッチングされ
た交流電流を流す場合、電流をオンする時に負の電圧が
、電流をオフする時に正の電圧が逆起電力としてヘッド
コイルの両端に発生する。
た交流電流を流す場合、電流をオンする時に負の電圧が
、電流をオフする時に正の電圧が逆起電力としてヘッド
コイルの両端に発生する。
そこで電流オン時に発生する負の電圧がダイオードD
lt+ D 1b+ D lcあるいはDldのアノー
ドに与えられて、この電位が第5図においては、定電流
源回路“°1”の順方向電位差と、トランジスタQ1.
またはQsbのダイオード順方向電位差と、ダイオード
D1mまたはDlbの順方向電位差とを加えた電位、ま
た第6図においては、第5図の場合の他にさらにトラン
ジスタQ2□Q2b、Qz。あるいはQzaのダイオー
ド順方向電位差を加えた電位に等しくなると、ヘッドコ
イルに正常な書込み電流を流すことができなくなる。こ
のため十電源電位VCTと一電源電位vssとの間に与
えられる電源電圧は、上記の状態が起らないような高い
電圧を用いている。
lt+ D 1b+ D lcあるいはDldのアノー
ドに与えられて、この電位が第5図においては、定電流
源回路“°1”の順方向電位差と、トランジスタQ1.
またはQsbのダイオード順方向電位差と、ダイオード
D1mまたはDlbの順方向電位差とを加えた電位、ま
た第6図においては、第5図の場合の他にさらにトラン
ジスタQ2□Q2b、Qz。あるいはQzaのダイオー
ド順方向電位差を加えた電位に等しくなると、ヘッドコ
イルに正常な書込み電流を流すことができなくなる。こ
のため十電源電位VCTと一電源電位vssとの間に与
えられる電源電圧は、上記の状態が起らないような高い
電圧を用いている。
しかしながら、近年、フロッピディスク装置等の磁気記
録装置は、単電源あるいは電池駆動による動作が要求さ
れており、回路の低電圧化がなされつつあるが、書込み
用の電流駆動回路には上述゛のごとく高い電圧が要求さ
れると云う問題点を有している。
録装置は、単電源あるいは電池駆動による動作が要求さ
れており、回路の低電圧化がなされつつあるが、書込み
用の電流駆動回路には上述゛のごとく高い電圧が要求さ
れると云う問題点を有している。
本発明の目的は、カレントミラー回路を差動型カレント
スイッチング回路に用いることにより、電源電圧が有効
に使用され、ヘッドコイルと直列に挿入したダイオード
も不要な電流駆動回路を提供することにある。
スイッチング回路に用いることにより、電源電圧が有効
に使用され、ヘッドコイルと直列に挿入したダイオード
も不要な電流駆動回路を提供することにある。
本発明の電流駆動回路は、定電流源回路と、この定電流
源回路の出力電流をスイッチングする少くとも1段以上
の差動型カレントスイッチング回路と、この差動型カレ
ントスイッチング回路によりスイッチングされた電流に
比例しな電流をコイルに流す複数のカレントミラー回路
とを有して構成される0以上の構成により、電源電圧を
コイルに発生する逆起電力による電圧とダイオード順方
向電位差の1段分の電圧との和の電圧まで低くすること
ができる。
源回路の出力電流をスイッチングする少くとも1段以上
の差動型カレントスイッチング回路と、この差動型カレ
ントスイッチング回路によりスイッチングされた電流に
比例しな電流をコイルに流す複数のカレントミラー回路
とを有して構成される0以上の構成により、電源電圧を
コイルに発生する逆起電力による電圧とダイオード順方
向電位差の1段分の電圧との和の電圧まで低くすること
ができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第一の実施例の回路図で、片面記録式
のフロッピディスク装置における書込み電流の駆動回路
の場合を示している。1は定電流源回路、2はトランジ
スタQtaおよびQtbにより構成される1対の差動型
カレントスイッチング回路、4はトランジスタQsmお
よびQ4mにより構成されるカレントミラー回路、5は
トランジスタQsbおよびQ4bにより構成されるカレ
ントミラー回路、8はヘッドコイルである。なお、■s
sは回路の一電源電位、Vccは回路の十電源電位、7
0丁はヘッドコイルのセンタタップ電位であり、通常は
十電源電位Vccと同電位で使用される。
のフロッピディスク装置における書込み電流の駆動回路
の場合を示している。1は定電流源回路、2はトランジ
スタQtaおよびQtbにより構成される1対の差動型
カレントスイッチング回路、4はトランジスタQsmお
よびQ4mにより構成されるカレントミラー回路、5は
トランジスタQsbおよびQ4bにより構成されるカレ
ントミラー回路、8はヘッドコイルである。なお、■s
sは回路の一電源電位、Vccは回路の十電源電位、7
0丁はヘッドコイルのセンタタップ電位であり、通常は
十電源電位Vccと同電位で使用される。
第2図は第1図の主要各部の電圧および電流を示す波形
図で、以下第2図を参照して、第1図の動作について説
明を進める。定電流源回路1によって流れる定電流I
I!l!はトランジスタQ s aおよびQtbのベー
スに与えられるライトデータ信号vl。
図で、以下第2図を参照して、第1図の動作について説
明を進める。定電流源回路1によって流れる定電流I
I!l!はトランジスタQ s aおよびQtbのベー
スに与えられるライトデータ信号vl。
およびvlbに対応してスイッチングされ、それぞれQ
saおよびQ3bに定電流I !!3mおよびI E3
bが流される。このときカレントミラー回路4および5
のトランジスタQ4mおよびQabにはそれぞれ定電流
I 113mおよびI IkSbに比例した電流I 8
4mおよびI I!4bが流れる。この電流は書込み用
の交流電流としてヘッドコイル8に流れ、フロッピーデ
ィスク装置のライト動作が行なわれる。ヘッドコイル8
に交流電流が流れると、ヘッドコイル8の両端には電圧
V04@およびv c4bに示す逆起電力による電圧が
発生する。この時センタータップ電位Vc丁から逆起電
力による電圧の負のピーク電圧VPBを差し引いた電位
差Vc11が、トランジスタQ411およびQ4bのベ
ース・エミッタ間の電位差すなわちダイオード順方向電
位差以下になるとトランジスタQ4aおよびQabのベ
ース・コレクタ間が順方向バイアスとなり、ヘッドコイ
ル8に正常な書込み電流を流すことができなくなる。
saおよびQ3bに定電流I !!3mおよびI E3
bが流される。このときカレントミラー回路4および5
のトランジスタQ4mおよびQabにはそれぞれ定電流
I 113mおよびI IkSbに比例した電流I 8
4mおよびI I!4bが流れる。この電流は書込み用
の交流電流としてヘッドコイル8に流れ、フロッピーデ
ィスク装置のライト動作が行なわれる。ヘッドコイル8
に交流電流が流れると、ヘッドコイル8の両端には電圧
V04@およびv c4bに示す逆起電力による電圧が
発生する。この時センタータップ電位Vc丁から逆起電
力による電圧の負のピーク電圧VPBを差し引いた電位
差Vc11が、トランジスタQ411およびQ4bのベ
ース・エミッタ間の電位差すなわちダイオード順方向電
位差以下になるとトランジスタQ4aおよびQabのベ
ース・コレクタ間が順方向バイアスとなり、ヘッドコイ
ル8に正常な書込み電流を流すことができなくなる。
なお、ヘッドコイル8のセンタータップ電位Vc丁が一
電源電位VS8に地絡された場合には、トランジスタQ
3aおよびQsbのベース・エミッタ間電位差とトラン
ジスタQ4aおよびQ4bのベース・コレクタ間電位差
とが相殺し、ヘッドコイル8の両端の電圧VC4□およ
びVO2にとセンタタップ電位Vc7すなわち一電源電
位■ssとの一位差は無くなり、ヘッドコイル8に異常
電流は流れない、従って従来例に示した保護用ダイオー
ドDla〜D、dは不用となる。
電源電位VS8に地絡された場合には、トランジスタQ
3aおよびQsbのベース・エミッタ間電位差とトラン
ジスタQ4aおよびQ4bのベース・コレクタ間電位差
とが相殺し、ヘッドコイル8の両端の電圧VC4□およ
びVO2にとセンタタップ電位Vc7すなわち一電源電
位■ssとの一位差は無くなり、ヘッドコイル8に異常
電流は流れない、従って従来例に示した保護用ダイオー
ドDla〜D、dは不用となる。
第3図は本発明の第二の実施例の回路図で、両面記録方
式のフロッピディスク装置における書込み電流の駆動回
路の場合を示している0本実施例は第1図の差動型カレ
ントスイッチング回路を2段構成としたものであり、第
1図に較べてトランジスタQハおよびQ2bならびにQ
aaおよびQ2dによる2対の差動型カレントスイッチ
ング回路3と、トランジスタQ3..およびQ4゜なら
びにQ3dおよびQ4dのカレントミラー回路とヘッド
コイル9とが追加されている。入力信号v1.および■
lbはヘッド選択信号として、入力信号VハおよびV2
6はライトデータ信号として入力される。なお、本図に
おけるトランジスタQ4mおよびQabならびにQ4゜
およびQ4dはカレントミラー回路におけるエミッタ面
積係数により、定電流源電流の整数倍の電流をヘッドコ
イル8および9に流す場合を示しており、本図では5倍
の駆動電流を得ている。
式のフロッピディスク装置における書込み電流の駆動回
路の場合を示している0本実施例は第1図の差動型カレ
ントスイッチング回路を2段構成としたものであり、第
1図に較べてトランジスタQハおよびQ2bならびにQ
aaおよびQ2dによる2対の差動型カレントスイッチ
ング回路3と、トランジスタQ3..およびQ4゜なら
びにQ3dおよびQ4dのカレントミラー回路とヘッド
コイル9とが追加されている。入力信号v1.および■
lbはヘッド選択信号として、入力信号VハおよびV2
6はライトデータ信号として入力される。なお、本図に
おけるトランジスタQ4mおよびQabならびにQ4゜
およびQ4dはカレントミラー回路におけるエミッタ面
積係数により、定電流源電流の整数倍の電流をヘッドコ
イル8および9に流す場合を示しており、本図では5倍
の駆動電流を得ている。
第4図は第3図における差動型カレントスイッチング回
路2および3をMO8型トランジスタにより構成したも
のであり、バイポーラおよびMO8混載プロセスを用い
て藁積回路として製造され、入力信号■1.および■1
bならびにViaおよびv2bはCMO9論理回路から
直接駆動できる。
路2および3をMO8型トランジスタにより構成したも
のであり、バイポーラおよびMO8混載プロセスを用い
て藁積回路として製造され、入力信号■1.および■1
bならびにViaおよびv2bはCMO9論理回路から
直接駆動できる。
以上説明したように本発明は、フロッピディスク装置用
の書込み電流等の駆動回路において、ヘッドコイルに直
列に接続を必要とされる電子部品による電圧降下を最小
限とすることにより、回路の低電圧動作を可能とするこ
とができると云う効果がある。
の書込み電流等の駆動回路において、ヘッドコイルに直
列に接続を必要とされる電子部品による電圧降下を最小
限とすることにより、回路の低電圧動作を可能とするこ
とができると云う効果がある。
第1図は本発明の第一の実施例の回路図、第2図は第一
の実施例の主要各部における電流および電圧の波形図、
第3図は本発明の第二の実施例の回路図、第4図は第3
図のバイポーラとCMO8との混載プロセスによる実施
例の回路図、第5図および第6図は従来例の回路図であ
る。 1・・・定電流源回路、2.3・・・差動型カレントス
イッチング回路、4.5.6.7・・・カレントミラー
回路、8.9・・・ヘッドコイル、■ss・・・−電源
電位、■。。・・・十電源電位、V、?・・・センター
タップ電位。
の実施例の主要各部における電流および電圧の波形図、
第3図は本発明の第二の実施例の回路図、第4図は第3
図のバイポーラとCMO8との混載プロセスによる実施
例の回路図、第5図および第6図は従来例の回路図であ
る。 1・・・定電流源回路、2.3・・・差動型カレントス
イッチング回路、4.5.6.7・・・カレントミラー
回路、8.9・・・ヘッドコイル、■ss・・・−電源
電位、■。。・・・十電源電位、V、?・・・センター
タップ電位。
Claims (1)
- 定電流源回路と、この定電流源回路の出力電流をスイッ
チングする少くとも1段以上の差動型カレントスイッチ
ング回路と、この差動型カレントスイッチング回路によ
りスイッチングされた電流に比例した電流をコイルに流
す複数のカレントミラー回路とを有することを特徴とす
る電流駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3478287A JP2508052B2 (ja) | 1987-02-17 | 1987-02-17 | 電流駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3478287A JP2508052B2 (ja) | 1987-02-17 | 1987-02-17 | 電流駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63201903A true JPS63201903A (ja) | 1988-08-22 |
| JP2508052B2 JP2508052B2 (ja) | 1996-06-19 |
Family
ID=12423851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3478287A Expired - Lifetime JP2508052B2 (ja) | 1987-02-17 | 1987-02-17 | 電流駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508052B2 (ja) |
-
1987
- 1987-02-17 JP JP3478287A patent/JP2508052B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2508052B2 (ja) | 1996-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| EP0538618A2 (en) | An H-shaped bridge circuit with protection against crossover conduction during the reversal of the current in the load | |
| JPS5910031A (ja) | スイツチ回路 | |
| JP2621311B2 (ja) | ラッチ回路付きコンパレータ | |
| EP0764320B1 (en) | Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation | |
| US4631419A (en) | Transistor switch and driver circuit | |
| WO1995035564A2 (en) | Arrangement for recording an information signal on a magnetic record carrier | |
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| JPS63201903A (ja) | 電流駆動回路 | |
| US5739706A (en) | Magnetically recording apparatus | |
| US3983410A (en) | Cross-talk reduction in semiconductor memory device | |
| JPS62257217A (ja) | ドライバ回路を有する集積回路 | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| EP0527641B1 (en) | H-bridge flyback recirculator | |
| US4189738A (en) | Semiconductor integrated circuit device | |
| SU1247945A1 (ru) | Формирователь уровней напр жени дл записи-считывани информации | |
| JPH03185604A (ja) | ヘッドセレクト回路 | |
| JP2512430Y2 (ja) | テ―プレコ―ダのイコライザ切換装置 | |
| JP2850928B2 (ja) | 増幅器 | |
| JPH0423489B2 (ja) | ||
| JPS59151308A (ja) | コイルの駆動装置 | |
| JPH0542721B2 (ja) | ||
| JPS5954330A (ja) | 電流切換え論理回路 |