JPS63202955A

JPS63202955A - 半導体装置の製造方法

Info

Publication number: JPS63202955A
Application number: JP3615687A
Authority: JP
Inventors: Kazuo Tagashira; 田頭　一夫; Junichiro Tojo; 東條　潤一郎
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-02-19
Filing date: 1987-02-19
Publication date: 1988-08-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体装置の製造方法に関し、特に抵抗体の製
造方法に関するものである。

（ロ）従来の技術一般に集積回路に用いられる抵抗体は特開昭６１−１９
１０６０号公報（ＨＯＩＬ２７１０４）に詳述されてい
る。

先ず第２図（Ａ）に示す如く、一導電型の半導体基板（
２１）を用意し、前記半導体基板（２１）上に熱酸化法
等で酸化シリコン等の絶縁膜（２２）を形成する。

次に第２ＵｇＪ（Ｂ）に示す如く、前記絶縁膜（２２）
上にＣＶＤ法等で第１抵抗体の抵抗体材料となるポリシ
リコン膜（２３）を形成する。

次に第２図（Ｃ）に示す如く、前記ＣＶＤ法等で形成き
れたポリシリコン膜（２３）と前記絶ｉ膜（ｚｚ）とを
写真蝕刻法でパターン化し、前記半導体基板（２１）を
露出させる。

続いて第２図（Ｄ）に示す如く、前記第１抵抗体（２３
）・・・（２３）をマスクとして、この第１抵抗体（２
３）・・・（２３）の間（前記露出した半導体基板（２
１））にイオン注入し第２抵抗体（２４）・・・（２４
）を形成する。

更に第２図（Ｅ）に示す如く、イオン注入した半導体基
板（２１）を熱酸化処理し前記半導体基板（２１）表面
に酸化シリコン膜（２５）を形成する。

最後に第２図（Ｆ）に示す如く、第１抵抗体（２３）・
・・（２３）および第２抵抗体（２４）・・・（２４）
のコンタクト孔となる箇所を写真蝕刻法等で開孔し電極
（２６）を接続していた。

（ハ）発明が解決しようとする問題点上述の如き製造方法で形成された抵抗体（２３〉・・・
（２３）は上層部が切立っているためシリコン酸化膜（
２５）を均一にできず、このシリコン酸化膜（２５）上
の電極＜２６）と抵抗体（２３）がショートしたり、ス
テップ部が断線を生じやすく、電極やシリコン酸化膜を
厚く形成する必要があった。

更には前記抵抗体（２３）・・・（２３）で高抵抗値を
得る時は、抵抗体の寸法を長くするか、断面積を小さく
する必要があった。しかし断面積を小さくするのは加工
限界があり精度上問題を有し、寸法を長くするとチップ
面積を大きくしてしまう。更にはシート抵抗を大きくし
て高抵抗を形成すると室圧−電流特性が非線型となり抵
抗体として形成するには問題を有していた。

（二〉問題点を解決するための手段本発明は上述の問題点に鑑みてなされ、一導電型の半導
体基板（１）上に第１の絶縁膜（２）を被覆する工程と
、この第１の絶縁膜（２）上に第１の抵抗体（３）を被
覆する工程と、この第１の抵抗体（３）上に第２の絶縁
膜（４）を被覆する工程と、この第２の絶縁膜（４）上
に所定形状のホトレジスト膜（５）を形成する工程と、
このホトレジスト膜（５）を介して前記第２の絶縁膜（
４）および第１の抵抗体（３）を蝕刻して前記第１の抵
抗体（３）・・・（３〉をテーパーエツチングする工程
と、前記ホトレジスト膜（５）を除去し第３の絶縁膜（
６）を前記半導体基板（１）上に被覆する工程と、この
第３の絶縁膜（６）上に第２の抵抗体く７）を被覆する
工程と、この第２の抵抗体（７）上に第４の絶縁膜（８
）を被覆する工程と、この第４の絶縁膜（８）上に所定
形状のホトレジスト膜（９）を形成する工程と、このホ
トレジスト膜（９）を介して前記第４の絶縁膜（８）お
よび第２の抵抗体く７）を蝕刻して前記第２の抵抗体（
７）・・・（７）を前記第１の抵抗体（３）・・・（３
）とは逆のテーパー形状にエツチングする工程と、前記
ホトレジスト膜（９）を除去し第５の絶縁膜（１０）を
前記半導体基板（１）上に被覆する工程と、前記第１の
抵抗体（３〉・・・（３）および第２の抵抗体（７）・
・・（７）と電気的に接続される電極（１１）を形成す
る工程とにより解決するものである。

（ホ）作用ここで例えば第２の絶縁膜（４）をシリコン窒化膜、第
１の抵抗体（３）をポリシリコンとし、一般的なプラズ
マエツチング用のＣＦ４（０，ガスが１０％入る）ガス
を使用すると、シリコン窒化膜（４）の方がポリシリコ
ン膜（３）より約２倍エツチングレートが高くなるので
、前記シリコン窒化膜（４）の膜厚を制御して形成して
おけば、テーパー角を制御して抵抗体（３）・・・（３
）をエツチングできる。

従って第１図（Ｃ）に示す如く、抵抗体（３）・・・（
３）の上層部は勾配がゆるやかになるために、前記抵抗
体（３）・・・（３）上に第３の絶縁膜（６）、第２の
抵抗体（７）を形成してもショートや断線を防止できる
。

更には同様な方法を使って第１図（Ｅ）に示す如く、前
記第２の抵抗体（７）・・・（７）を前記第１の抵抗体
（３）・・・（３）間に絶縁膜（６）を介して形成し、
また前記第２の抵抗体（７）・・・（７）は前記第１の
抵抗体（３）・・・（３）とは逆向きのテーパー形状に
形成するために全体としてはほぼ平坦な表面となり、そ
の後に第５の絶縁膜（１０）および電極（１１）を形成
しても良好に形成できる。

また加工限度でテーパーエツチングすると従来の断面積
よりも小さくなる抵抗体を形成できるので高抵抗値が得
られチップの占有率も小さくでき、更には第１の抵抗体
（３）・・・（３）間に第２の抵抗体（７）・・・（７
）を設置できるので抵抗体を高密度に設置でき、イオン
注入条件等によっては前記抵抗体を電極としても使用で
きるので電極配線も高密度に形成できる。

（へ）実施例以下に本発明である半導体装置の製造方法を第１図を参
照しながら詳述する。

先ず第１図（Ａ）に示す如く、一導電型の半導体基板（
１）を用意しこの半導体基板（１）上に熱酸化法等で酸
化シリコン等の第１の絶縁膜（２）を形成した後に、こ
の第１の絶縁膜（２）上に第１の抵抗体（３）を被覆す
る工程がある。

ここではノンドープのポリシリコン膜（３）をＣＶＤ法
で約５０００人の厚さく厚さは抵抗値により変える）に
形成し、その後でリンイオン（Ｐ＋）を例えば１００Ｘ
１０’ｅＶ、１．５Ｘ１０”ｃｍ−”ｃ７）条件でイオ
ン注入する。ただしこのイオン注入条件はあくまでも１
例であり、種々のイオン注入条件で抵抗体（３）の抵抗
値を制御できるので他のイオン注入条件で注入しても良
い。更にはイオン注入後の熱処理はパターン形成後にす
る。

次にこの第１の抵抗体（３〉上に第２の絶縁膜（４）で
あるシリコン窒化膜を被覆し、この第２の絶縁膜（４）
上に所定形状のホトレジスト膜（５）を形成する工程と
がある。

ここでシリコン窒化膜はプラズマＣＶＤ法で被覆され、
約５００〜１０００人の厚さで形成される。またこのシ
リコン窒化膜の厚きは後の工程であるテーパーエツチン
グの際、ホトレジストと抵抗体の間へのガスの回り込み
を変えテーパー角を変えることができる。更にはここで
ホトレジスト膜（５）はポジ型を用い、ホトレジスト膜
（５）の形成される間隔およびホトレジスト膜の幅で形
成される抵抗体の抵抗値が左右される。

次に第１図（Ｃ）に示す如く、このホトレジスト膜（５
）を介して前記第２の絶縁膜（４）および第１の抵抗体
（３）を蝕刻して前記第１の抵抗体（３）をテーパーエ
ツチングする工程がある。

７一本工程は本発明の第１の特徴となる工程であり、ここで
は例えば微細加工に適した平行平板型のプラズマエツチ
ング装置を使用し、一般的なＣＦ４（０，ガスが１０％
入る）を使用する。このガスはポリシリコンとシリコン
窒化膜のエツチングレートに差を出し、シリコン窒化膜
はポリシリコンの２倍となる。またシリコン窒化膜は約
５００〜１０００人の厚さとし、今回は７００人とした
。

上述の条件の下でエツチングすると先ずシリコン窒化膜
（４）が蝕刻されて、その後にポリシリコン（３）が蝕
刻されるのでポリシリコン抵抗体に約４０〜５０°のテ
ーパーを形成することが可能となる。前述したようにこ
こでシリコン窒化膜（４）の厚さを変えることでシリコ
ン窒化膜およびポリシリコンの上層部のエツチング状態
を変えられる（ガスの回り込みが変化する）のでポリシ
リコンのテーパー角を変えられる。またここではシリコ
ン窒化膜＜４）を後で完全に除去しているが、除去しな
くても良く更に絶縁耐圧を向上できる。

次に第１図（Ｄ）に示す如く、前記ホトレジスト膜（５
）を除去し第３の絶縁膜（６）を前記半導体基板（１）
上に被覆する工程と、この第３の絶縁膜（６）上に第２
の抵抗体く７）を被覆する工程と、この第２の抵抗体く
７）上に第４の絶縁膜（８）を被覆する工程と、この第
４の絶縁膜（８）上に所定形状のホトレジスト膜（９）
を形成する工程とがある。

ここで本工程は前述同様に第３の絶縁膜（６）はＣＶＤ
法で酸化シリコン膜を形成し、第２の抵抗体（７）は前
述同様にポリシリコン膜をＣＶＤ法で形成しイオン注入
処理され、第４の絶縁膜（８）はシリコン窒化膜で形成
される。またホトレジスト膜〈９）は前記第１の抵抗体
（３）・・・（３）の間に形成されるようにし、第１図
（Ｅ）の如くこの第１の抵抗体（３）・・・（３）間に
第２の抵抗体（７）・・・（７）が形成されるようにす
る。

更に第１図（Ｅ）に示す如く、このホトレジスト膜〈９
）を介して前記第４の絶縁膜（８）および第２の抵抗体
く７〉を蝕刻して前記第２の抵抗体く７）・・・（７〉
を前記第１の抵抗体（３）・・・（３）とは逆のテーパ
ー形状にエツチングする工程がある。

本工程は本発明の第２の特徴とする工程であり、前記第
２の抵抗体く７）・・・（７）を前記第１の抵抗体（３
）・・・（３）とは逆テーパーの形状とし、半導体基板
表面をほぼ平坦に形成することにある。ここで第１図（
Ｄ）の如くシリコン窒化膜（８）が表面に露出されてお
り、前述のエツチング装置、エツチングカスを使用する
ことで、先ずシリコン窒化膜の露出部が蝕刻されてその
下に形成されているポリシリコンが蝕刻され、徐々にホ
トレジスト膜（９）の膜が蝕刻されてゆく。従ってポリ
シリコンはほぼ平坦となり後の工程で電極や抵抗体を形
成する際にショートや断線が防止できる。

最後に第１図（Ｆ）に示す如く、前記ホトレジスト膜（
９）を除去し第５の絶縁膜（１０）を前記半導体基板り
１）上に被覆する工程と、前記第１の抵抗体（３）・・
・（３）および第２の抵抗体（７）・・・（７）と電気
的に接続される電極（１１）を形成する工程とがある。

ここでは第１図（Ｅ）で半導体基板表面を平坦にしたた
め前記第５の絶縁膜（１０）および電極（１１）を良好
に形成できる。

また平坦化にするため、複数の抵抗体を形成しであるが
、これを電極として使用しても良いし、電極や抵抗体と
して使用せずただ平坦化するための膜として使用しても
良い。

（ト）発明の効果本発明は以上の説明からも明らかな如く、抵抗体と電極
のショートや断線を防止し素子の高圧化や高歩留りを達
成できる。

またチップ面積に対する抵抗体の占有面積を小さくでき
るので、抵抗体をより高密度に実装できチップ面積を小
さくできる。

更には抵抗体をイオン注入条件によっては抵抗体や電極
として使用できるため多層配線や３次元ＩＣにおいて有
効である。

【図面の簡単な説明】

第１図（Ａ）乃至第１図〈Ｆ）は本発明の半導体装置の
製造方法を説明する断面図、第２図（Ａ）乃至第２図（
Ｆ）は従来の半導体装置の製造方法を説明する断面図で
ある。（１）は半導体基板、　（２）は第１の絶縁膜、　（３
）は第１の抵抗体、　（４）は第２の絶縁膜、　（５）
はホトレジスト膜、　（６）は第３の絶縁膜、　（７）
は第２の抵抗体、　（８）は第４の絶縁膜、　（９）は
ホトレジスト膜、　（１０）は第５の絶縁膜、（１１）
は電極である。

Claims

【特許請求の範囲】

（１）一導電型の半導体基板上に第１の絶縁膜を被覆す
る工程と、この第１の絶縁膜上に第１の抵抗体を被覆す
る工程と、この第１の抵抗体上に第２の絶縁膜を被覆す
る工程と、この第２の絶縁膜上に所定形状のホトレジス
ト膜を形成する工程と、このホトレジスト膜を介して前
記第２の絶縁膜および第１の抵抗体を蝕刻して前記第１
の抵抗体をテーパーエッチングする工程と、前記ホトレ
ジスト膜を除去し第３の絶縁膜を前記半導体基板上に被
覆する工程と、この第３の絶縁膜上に第２の抵抗体を被
覆する工程と、この第２の抵抗体上に第４の絶縁膜を被
覆する工程と、この第４の絶縁膜上に所定形状のホトレ
ジスト膜を形成する工程と、このホトレジスト膜を介し
て前記第４の絶縁膜および第２の抵抗体を蝕刻して前記
第２の抵抗体を前記第１の抵抗体とは逆のテーパー形状
にエッチングする工程と、前記ホトレジスト膜を除去し
第５の絶縁膜を前記半導体基板上に被覆する工程と、前
記第１の抵抗体および前記第２の抵抗体と電気的に接続
される電極を形成する工程とを備えることを特徴とした
半導体装置の製造方法。