JPS6320353B2

JPS6320353B2 -

Info

Publication number: JPS6320353B2
Application number: JP57120552A
Authority: JP
Inventors: Yoji Kaneko
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1982-07-13
Filing date: 1982-07-13
Publication date: 1988-04-27
Also published as: JPS5912494A

Description

【発明の詳細な説明】本発明は鍵盤を有する楽器の鍵の押下速度によ
つて楽音のエンベロープ波形を変化させる電子楽
器にかかり、特に楽音のエンベロープ波形をデジ
タル的に生成する電子楽器のタツチレスポンス装
置に関する。

従来、鍵の押下速度によつて楽音のエンベロー
プ波形を変化させる方法として、抵抗Ｒとコンデ
ンサＣとによる時定数を用いた方法がある。タツ
チ検出器によりタツチに応じた、すなわち押下速
度に応じた電圧を発生し、その信号を用いて抵抗
ＲとコンデンサＣによつてエンベロープ波形を生
成していた。

また他の方法として、鍵の押下速度をデジタル
値に変換し、そのデジタル値をデジタル処理して
あらかじめエンベロープ値が格納されているエン
ベロープメモリから読み出してエンベロープ波形
を生成する方法がある。この方法はエンベロープ
メモリから読み出すデータの読み出し速度を押下
速度に関係して変化させたり、読み出すアドレス
位置を変えたりしていた。

前述の従来の方法は次のような欠点を有してい
た。抵抗ＲとコンデンサＣを用いた方法はアナロ
グ的にすべての処理例えば乗算を行うためその処
理回路は素子数を多く必要とし、さらにエンベロ
ープ波形がCRの時定数等で決つてしまうため任
意のエンベロープ波形を得ることができないとい
う欠点を有していた。さらに、エンベロープメモ
リを用いた方法は押下速度に関係したメモリのア
ドレス位置をアクセスしなくてはならず、その処
理が複雑であつた。

さらに、人間の耳は対数関数的にその音の大き
さを感じまた変化に対しても対数開数的に感じ
る。このためには発生する楽音の変化は指数関数
的に変化するものが望まれる。ところで、このよ
うな指数関数的なエンベロープ変化をもたらすよ
うにした技術を開示したものとして、特開昭53−
4534号公報がある。

しかし、この先行例にあつては、キータツチに
応じてエンベロープの最大値が決定されるものの
発生するエンベロープの形状は、キータツチによ
つて変化してしまい、好ましくない。

本発明は、上記事情に鑑みてなされたものであ
り、その目的とするところは、鍵タツチに応じた
エンベロープ波形をデジタル的に生成するように
し、しかも、エンベロープがキータツチに応じた
大きさで、且つ相似形をとるようにした電子楽器
のタツチレスポンス装置を提供するようにしたこ
とにある。

すなわち、本発明は、鍵の押圧状態を検出し、
対応するタツチデータを発生するタツチデータ発
生手段と、各ステツプで傾斜角度が異なる直線デ
ータを複数ステツプにわたり発生することによつ
て、折れ線近似によりエンベロープを表現するエ
ンベロープデータを得るエンベロープデータ発生
手段と、上記タツチデータに従つて上記エンベロ
ープデータ発生手段のエンベロープ最大値を設定
するエンベロープ最大値設定手段と、上記タツチ
データに従つて上記エンベロープデータ発生手段
の発生するエンベロープデータの各ステツプの時
間幅を可変するよう制御するステツプ時間幅制御
手段と、を具備し、上記エンベロープデータ発生
手段は、上記エンベロープ最大値で定まる大きさ
で且つ上記ステツプ時間幅制御手段にて定まる各
ステツプの時間幅をもつ相似形のエンベロープを
表現するエンベロープデータを発生するようにし
たことを要点とするものである。

以下、図面を用いて詳細な説明う行う。

第１図は本発明を適用した実施例である電子楽
器のシステム構成図を示す。キー入力部１は鍵並
びにスイツチ等からなり、キーアサイナ２によつ
て押下された鍵の検出がなされる。その検出出力
は音階レジスタ３とエンベロープカウンタ及びス
テータス部４に入る。音階レジスタ３は発音して
いる楽音のコード等が格納されるレジスタであ
る。そのデータは音階ROM５に出力され、
ROM５のアドレスをアクセスする。この音階
ROM５には鍵に対応したクロツク情報が格納さ
れており、アドレスがアクセスされたROMのデ
ータが音階クロツク発生部６に出力される。音階
クロツク発生部６ではROM５から出力されたデ
ータすなわち鍵に対応したクロツク情報によつて
発生すべきクロツクが発生され、波形アドレスカ
ウンタ７に出力される。波形アドレスカウンタ７
は前述の音階クロツク発生部６によつて発生した
クロツクをカウントする。このカウンタはクロツ
クが入るたびに歩進する。すなわち特定の速度で
カウント値が増加する。波形アドレスカウンタ７
の出力は波形メモリ８のアドレスをアクセスす
る。波形メモリ８には発生すべき楽音の１波長分
のデータが格納されており、その出力は楽音に対
応したデジタルデータである。

一方、キー入力部ではキーの押下された速度に
対応した情報がタツチコントロールデータ発生部
９に入力される。タツチコントロールデータ発生
部９ではそのデータすなわち押下された速度に対
応した情報から、３ビツトのデータａ，ｂ，ｃを
発生させ、タツチコントロールクロツク発生部１
０、並びにエンベロープカウンタ及びステータス
部４に入力する。タツチコントロールクロツク発
生部１０ではエンベロープクロツク発生部１１よ
り得られるクロツク信号E₀と前述の３ビツトの
データａ，ｂ，ｃとより、押下された速度に対応
したクロツクＥを発生する。エンベロープカウン
タ及びステータス部４では前述のクロツクＥをカ
ウントすることによつてエンベロープデータを発
生する。またエンベロープカウンタ及びステータ
ス部４はエンベロープデータを乗算部１２に出力
するとともに、エンベロープクロツク発生部１１
にアタツク、デイケイ、リリース等のステータス
を出力する。乗算部１２は波形メモリ８より得ら
れる波形データとエンベロープカウンタ及びステ
ータス部４より得られるデジタルデータを乗算
し、デジタル／アナログコンバータＤ／Ａ（図示
せず）に出力する。乗算部１２より出力されるデ
ジタルデータは押下された鍵に対応した楽音であ
りその振幅値は押下された速度に関係したデジタ
ルデータである。第１図には図示されていない
が、このデジタルデータがデジタル／アナログコ
ンバータＤ／Ａに入り、アナログ値に変換された
波形は押下された鍵に対応した楽音であり、その
振幅値は押下された速度に関係例えば比例してい
る。なお、第１図に示したシステム構成は時分割
処理の方法によつて複数の音を同時に発生するよ
うになされている。

第２図は第１図に示したシステム構成図のエン
ベロープカウンタ及びステータス部４に対応す
る。

タツチコントロールクロツク発生部１０で発生
したクロツク信号ＥはフルアダーFAの加算入力
の下位ビツトB₀とアンドゲート１３に入力され
る。アタツクの状態では減算信号Ｄにはロー(L)レ
ベル信号が入力されるのでフルアダーFAはイン
クリメントカウンタと同じ動作をする。リリース
の状態では減算信号Ｄにはハイ(H)レベルが入力さ
れるので、フルアダーFAはキヤリー出力C₀をＨ
レベルにしてデイクリメントカウンタと同じ動作
をする。また、フルアダーFAは下位３ビツトか
らのキヤリーを出力する機能を有しておりその出
力E₃′は排他的論理オアゲートEXORを介して信
号E₃として第１図には示されていないがタツチ
コントロールクロツク発生部１０に入力する。な
お、この排他的論理オアゲートEXORの一方入
力端には減算信号Ｄが与えられる。アンドゲート
１４並びに排他的論理オアゲート１５−１〜１５
−３はエンベロープデータの最大値を検出する回
路を構成しその入力には８ビツトのシフトレジス
タ１６−１〜１６−９の出力が入力される。

第３図はタツチデータとエンベロープの最大値
との関係を示す。Ｈレベルを１、Ｌレベルを０で
それぞれ示している。タツチデータａ，ｂ，ｃが
すべてＨレベルのときエンベロープ最大値は10進
で63であり、すべてＬレベルのとき511である。
すなわち、タツチデータａ，ｂ，ｃの論理を反転
したデータがエンベロープデータEBの上位３ビ
ツトに対応する。

８ビツトのシフトレジスタは複数の鍵の押下に
対処できるよう、すなわち最大８音まで同時に発
音できるようにするために設けられたものであ
り、各ビツトと押下された鍵の対応はキーアサイ
ナ２によつてなされる。すなわち、８ビツトのシ
フトレジスタ１６−１〜１６−９の出力はフルア
ダーFAの被加算入力A₀〜A₈に入力され、フルア
ダーFAの加算出力S₀〜S₈はノアゲート２２−１
〜２２−９，２３−１〜２３−９を介してシフト
レジスタ１６−１〜１６−８に入力され、ループ
状のシフトメモリを構成している。ノアゲート２
３−１〜２３−９とオアゲート２４−１〜２４−
３はアタツク信号ATTとコントロール信号CON
が入力されたときにシフトレジスタ１６−１〜１
６−９にＬレベルを入力するゲート回路である。
ノアゲート２２−１〜２２−９とアンドゲート２
５−１〜２５−３はプリセツト信号が入力すなわ
ちリリース状態になつたときに最大値を入力する
回路であり、タツチデータａ，ｂ，ｃがインバー
トされ８ビツトのシフトレジスタ１６−９〜１６
−７にオアゲート２４−３〜２４−１とノアゲー
ト２３−９〜２３−７を介して入力される。ま
た、８ビツトのシフトレジスタ１６−６〜１６−
１にはすべてＨレベルが入力される。この入力状
態は基本クロツクφ₁によつてなされる。

８ビツトのシフトレジスタ１６−１〜１６−９
の出力は前述したようにエンベロープデータの必
要最大値を検出する回路に入力されるとともにオ
アゲート２６−１〜２６−６並びにノアゲート２
７−１〜２７−３，２８−１〜２８−３を介して
エンベロープデータEBとして出力される。

デイケイ状態にはデイケイ信号DCが入力され、
エンベロープデータの下位６ビツトはすべてＨレ
ベルとなり、上位３ビツトはアンドゲート２９−
１〜２９−３並びにノアゲート２８−１〜２８−
３を介してタツチデータｃ，ｂ，ａがインバート
されてエンベロープデータEBとして出力される。
すなわち、第３図に示したタツチデータに対応し
た最大値が出力される。

ハーフアダーHA、シフトレジスタ１７−１，
１７−２、アンドゲート１８−１，１８−２，１
９−１，１９−２、インバータ２０，２１は押下
されている鍵の発音状態すなわちアタツク、リリ
ース、デイケイの各状態を示すステータスを記憶
発生する回路である。この回路に用いられている
８ビツトのシフトレジスタ１７−１，１７−２は
前述のエンベロープデータを記憶する８ビツトの
シフトレジスタ１６−１〜１６−９と同様に同時
に発音できるようにするために設けられたもので
あり、各ビツトと押下された鍵の対応はキーアサ
イナ２によつてなされる。シフトレジスタ１７−
１，１７−２の出力はハーフアダーHA被加算入
力A₀，A₁に入力され、ハーフアダーHAの加算
出力S₀，S₁はノアゲート１９−１、ナンドゲート
１９−２，１８−１，１８−２を介してシフトレ
ジスタ１７−１，１７−２に入力され、ループ状
のシフトメモリを構成している。このシフトレジ
スタ１７−１，１７−２の出力信号によつてアタ
ツク信号ATT、デイケイ信号DC、リリース信号
REL、プリセツト信号PSが図示していない制御
回路にて発生される。

アンドゲート３０、オアゲート３１、排他的論
理オアゲート３２はステータス部状態のアタツク
からデイケイに変化させるゲート回路を構成して
おり、シフトレジスタの出力が最大値となつたと
きにハーフアダーHAの加算入力にＨレベルを入
力する。

第４図は第２図のタイミングチヤートを示す。
ａはステータス部をｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ
はアタツク信号ATT、リリース信号REL、プリ
セツト信号PS、減算信号Ｄ、キヤリー信号Ｃ、
デイケイ信号、コントロール信号を、ｉはエンベ
ロープカウンタ出力を、ｊはエンベロープデータ
EBをそれぞれ示す。

以下、第４図を用いて動作をさらに詳しく説明
する。

鍵の押下はキーアサイナ２で検出される。さら
にキーアサイナ２で使用されていないチヤンネル
すなわち第２図における各レジスタ１６−１〜１
６−９，１７−１，１７−２において使用されて
いないレジスタが選択されて、内部においてロー
テートしているデータの対応する位置のときにア
タツク信号ATT₁が入力される。この状態のとき
シフトレジスタ１７−１，１７−２にはそれぞれ
Ｈレベル、Ｌレベルが入力される。また、アタツ
ク信号ATT₁によつてシフトレジスタ１６−１〜
１６−９にはすべてのビツトにＬレベルが入力さ
れる。換言するならば、シフトレジスタの対応す
るチヤンネル位置のデータがクリアされる。アタ
ツク信号ATT₁が入力された後はクロツク信号Ｅ
が入力されるたびにそのデータはインクリメント
される。この状態はタツチデータで指定された最
大振幅値にその内容が達するまで続く。シフトレ
ジスタ１６−１〜１６−９の内容が前述の最大振
幅値と等しくなるとアンドゲート１４からＨレベ
ルが出力され、アンドゲート３０、オアゲート３
１を介してクロツクＥに同じタンミングでキヤリ
ー信号C₁がハーフアダーの入力B₀に入力される。
また、この信号は上記制御回路にも入力される。
制御回路では、アタツク状態でこのキヤリー信号
C₁を受けるとコントロール信号CON₁を出力と
し、シフトレジスタ１６−１〜１６−９の内容を
Ｌレベルにする。この信号によつてステータスは
デイケイ状態となる。すなわち、ハーフアダーで
インクリメントされ、シフトレジスタ１７−１は
Ｌレベル、シフトレジスタ１８−１はＨレベルと
なる。このレジスタ１７−１，１７−２の信号を
得て制御回路ではデイケイ信号DC₁を出力する。
デイケイ信号DC₁によつてシフトレジスタ内のデ
ータは出力されずエンベロープデータEBには最
大振幅値が出力される。すなわち前述したように
デイケイ信号DCがＨレベルになることによりオ
アゲート２６−１〜２６−６の出力はＨレベルと
なりエンベロープデータEBの下位６ビツトでは
Ｈレベルとなる。また、ノアゲート２７−１〜２
７−３はＬレベルとなり、デイケイ信号によつて
アンドゲートがオン状態となりタツチデータａ，
ｂ，ｃがノアゲート２８−１〜２８−３を介して
反転されて出力される。この状態はデイケイ信号
DC₁がＬレベルになるまで続く。すなわち前述の
コントロール信号CON₁でシフトレジスタの内容
がクリアされ、再度クロツク信号Ｅによつてその
内容がインクリメントし、キヤリー信号C₂が出
力されるまで続く。このキヤリー信号C₂によつ
て次の状態すなわちリリース状態になる。デイケ
イ信号DC₁がＬレベルになるのは鍵の押下が強制
的に中断された場合が、エンベロープカウンタの
内容すなわちシフトレジスタ１６−１〜１６−９
の内容が最大振幅値になつたときである。

第４図のタイムチヤートに示した状態では排他
的論理オアゲート３２の出力がＬレベルであり、
さらにアンドゲート１４が最大振幅値を検出して
いるので、キヤリー信号C₂がオアゲート３１よ
り出力されてハーフアダーHAの内容がインクリ
メントされリリース状態となる。すなわちシフト
レジスタ１７−１，１７−２が共にＨレベルとな
るので上記制御回路は判別してリリース信号
REL₁を出力すると共にプリセツト信号PS₁を出
力する。また、さらにリリース状態ではフルアダ
ーをデイクリメント動作させなくてはならないの
で、減算信号Ｄをステータス部は出力する。プリ
セツト信号PS₁によつてシフトレジスタ１６−１
〜１６−９には最大振幅値がセツトされる。

減算信号は次のキヤリー信号C₃がオアゲート
３１より出力されるまでＨレベルであるので、ク
ロツクＥが入力される度にレジスタ１６−１〜１
６−９の内容はデイクリメントされる。ここでキ
ヤリー信号C₃はフルアダーFAのキヤリー出力C₀
がＬレベルになつたときに排他的論理オアゲート
３２よりオアゲート３１を介して出力される。

前述の動作によつてエンベロープカウンタの出
力すなわちレジスタ１６−１〜１６−９のデータ
は第４図ｉに示す波形となりエンベロープデータ
EBはｊに示す波形となる。

第５図は第１図に示した電子楽器のシステム構
成図におけるタツチコントロールクロツク発生部
１０に対応する。第５図は機能によつてプログラ
マブルカウンタ部、８進カウンタ部、間引カウン
タ部に分割される。

プログラマブルカウンタ部はタツチデータａ，
ｂ，ｃによつてそのカウンタの進数が変るもので
ある。換言するならばタツチデータによつて対応
したクロツクを発生する。このプログラマブルカ
ウンタ部はゲート回路３３、８ビツトのシフトレ
ジスタ３４−１，３４−２、ハーフアダーHA−
１、ノアゲート３５−１〜３５−３、インバータ
３６−１〜３６−３，３８−１〜３８−６、アン
ドゲート３７よりなる。

ゲート回路３３とインバータ３８−１〜３８−
６はタツチデータａ，ｂ，ｃとシフトレジスタ３
４−１〜３４−３の内容よりクロツクE₃をアン
ドゲート３７を介して出力するか否かを決める論
理機能を有している。例えばタツチデータａ，
ｂ，ｃがそれぞれＬ、Ｌ、Ｈレベルであるときに
はシフトレジスタ３４−３〜３４−１の内容がそ
れぞれＨ、Ｈ、Ｌレベルであるとアンドゲート３
７にＨレベルを出力する。なお、ここでゲート回
路３３の〇はアンドゲートの入力を、●はオアゲ
ートの入力をそれぞれ示し、横線３３−１〜３３
−８がそのアンドゲートの出力、縦線３３−９が
オアゲートの出力をそれぞれ機能的に示してお
り、マトリツクス構造となつている。

すなわち、タツチデータａ，ｂ，ｃとレジスタ
３４−３〜３４−１の内容に対応してゲート回路
３３よりアンドゲート３７にＨレベルが入力す
る。アンドゲート３７には他にクロツクE₃が入
力しており、その結果、アンドゲート３７はゲー
ト回路３３の出力がＨレベルとなつたときにのみ
E₃のクロツクを出力する。クロツクE₃がアンド
ゲート３７を介して出力されると、ノアゲート３
５−１〜３５−３はＬレベルを出力する。すなわ
ちレジスタ３４−１〜３４−３にはＬレベルが入
力されて今までのデータは消され、リセツトされ
る。アンドゲート３７の出力はノアゲート３５−
１〜３５−３に入力しているので、ゲート回路３
３の出力がＬレベルであるならばアンドゲート３
７の出力はＬレベルとなり、ノアゲート３５−１
〜３５−３はハーフアダーHA−１の加算出力S₀
〜S₂がインバータ３６−１〜３６−３を介して入
力したデータをレジスタ３４−１〜３４−３に出
力する。タツチデータａ，ｂ，ｃがすべてＬレベ
ルのときには８クロツクに１回、Ｌ、Ｌ、Ｈレベ
ルのときには７クロツクに１回、Ｌ、Ｈ、Ｌレベ
ルのときには６クロツクに１回、Ｌ、Ｈ、Ｈレベ
ルのときには５クロツクに１回それぞれクロツク
E₃がアンドゲート３７より出力される。またＨ、
Ｌ、Ｌレベル、Ｈ、Ｌ、Ｈレベル、Ｈ、Ｈ、Ｌレ
ベル、Ｈ、Ｈ、Ｈレベルのときにはそれぞれ４ク
ロツク、３クロツク、２クロツク、１クロツクに
１回それぞれクロツクE₃がアンドゲート３７よ
り出力される。さらに換言するならば、プログラ
マブルカウンタ部はタツチデータａ，ｂ，ｃに対
応してクロツクE₃を分周する機能を有する。ま
た、リセツト信号によつてデータはＬレベルとな
る。この分周によつてエンベロープの変化速度
が、従つて振幅最大値が制御される。

８進カウンタ部はシフトレジスタ３８−１，３
８−２，３８−３ハーフアダーHA−２、アンド
ゲート３９−１〜３９−３、インバータ４０より
なる。この８進カウンタ部はアタツク、リリース
時のステツプをカウントするものであり、何番目
のステツプであるかを間引カウンタ部に出力す
る。ハーフアダーHA−２によつて加算入力B₀と
被加算入力A₀〜A₃が加算されて、その出力S₀〜
S₂はアンドゲート３９−１〜３９−３を介して８
ビツトのシフトレジスタ３８−１〜３８−３に入
力する。すなわち、リセツト信号が入力されたリ
セツト時の以外では前述のプログラマブルカウン
タ部より得られるクロツクをカウントする。

本発明の実施例ではエンベロープ波形の振幅を
タツチデータに対応して８分割し、その位置に対
応してエンベロープ波形の傾きを決めている。こ
の８進カウント部がエンベロープ波形の何番目で
あるかをカウントしている。

間引カウント部はゲート回路４１、ハーフアダ
ーHA−３、インバータ４２−１〜４２−３，４
３−１〜４３−３、ノアゲート４４−１〜４４−
３、８ビツトのシフトレジスタ４５−１〜４５−
３、インバータ４６、アンドゲート４７よりな
る。ハーフアダーHA−３の加算入力B₀には基本
クロツクE₀が入力し、被加算入力A₀〜A₃にはシ
フトレジスタ４５−１〜４５−３の出力が入力す
る。ハーフアダーHA−３の演算出力S₀〜S₂はイ
ンバータ４３−１〜４３−３、ノアゲート４４−
１〜４４−３を介して８ビツトのシフトレジスタ
４５−１〜４５−３に入力する。また、８ビツト
シフトレジスタ４５−１〜４５−３の出力はイン
バータ４２−２〜４２−３を介してゲート回路４
１に入る。ゲート回路４１の出力はインバータ４
６を介してアンドゲート４７に入力する。基本ク
ロツクE₀はアンドゲート４７にも入力する。８
ビツトのシフトレジスタ４５−１〜４５−３とハ
ーフアダーはインクリメントのカウンタを構成し
ており、基本クロツクE₀によつて順次インクリ
メントされる。

リセツト信号が入力されたリセツト時以外では
シフトレジスタ４５−１〜４５−３の内容と前述
８進カウンタ部よりの３ビツトの出力に対応して
ゲート回路４１よりＨレベルが出力してインバー
タ４６を介してアンドゲート４７をオフとする。
アンドゲート４７をオフとしたときには基本クロ
ツクE₀は出力されない。

またゲート回路４１は前述のゲート回路３３と
同じにマトリツクス構造を有しており、〇はアン
ドゲートの入力、●はオアゲートの入力を意味し
ている。

第６図は間引カウンタにおけるクロツクの出力
状態を示す図である。〇は基本クロツクE₀が出
力されない状態を示す。８進カウンタ部の出力が
すべてＬレベル（第６図における“０”はＬレベ
ルに、“１”はＨレベルに対応する）のとき各ク
ロツクに対して出力され、すべてＨレベルのとき
は８クロツクに対して１回出力される。また、例
えば８進カウンタ部出力がＬ、Ｌ、Ｈレベルであ
るならば８クロツクに対して１回出力されない。

この結果、８進カウンタ部の出力値が大きくな
るほど出力されないクロツク数が多くなる。これ
はすなわち、エンベロープカウンタの歩進が遅く
なることを意味している。換言するならば、８進
カウンタ部の出力が大きくなるほどエンベロープ
カウンタの出力はゆつくりと増加、或いは減少す
る。

第７図はエンベロープ波形を示す。エンベロー
プ波形EB₁はタツチデータａ，ｂ，ｃがすべてＬ
レベルの場合であり、EB₂はａ，ｂ，ｃがＬ、
Ｈ、Ｈレベルのときの場合をそれぞれ示す。第７
図から明らかなようにそれぞれの傾きは振幅値が
８分割された値に対応してそれぞれゆるやかにな
つている。また、アタツク時とリリース時のそれ
ぞれの傾きは逆になつている。これは本発明の特
徴によるものであり、８進カウンタ部によつてそ
れぞれ何番目のアタツク状態であるかリリース状
態であるかを記憶することによつて得られたもの
であり、その波形は指数関数的な変化をする。

本発明の実施例ではアタツク、デイケイ、リリ
ースをすべて同じ基本クロツクE₀を用いた。こ
れはアタツク、デイケイ、リリース状態の時間が
同じとなる。しかしながら、アタツク、デイケ
イ、リリース状態に対応して基本クロツクを変化
させることにより変えることが可能である。その
場合は、第２図のシフトレジスタ１７−１，１７
−２の出力をエンベロープクロツク発生部１１に
供給して、基本クロツクE₀の周波数の制御を行
えば良い。

以上、本発明の実施例を用いて本発明を詳細に
説明した。本発明によれば、鍵タツチに応じたエ
ンベロープ波形を簡単な回路でデジタル的に生成
できさらに指数関数的に波形が変化しているの
で、楽器より発生する実際の楽音に近く聞きやす
い音を発生する電子楽器を得ることが可能とな
る。そして、発生するエンベロープが、キータツ
チに応じた最大値をもち、しかもエンベロープの
大きさに応じた相似形をとるようにしたので、キ
ータツチの変化にともなうエンベロープの変化が
自然なものとなり好適である。

【図面の簡単な説明】

第１図は電子楽器のシステム構成図、第２図、
第５図は第１図の実施例の要部の回路図、第３図
はタツチデータとエンベロープ最大値の関係を表
す図、第４図は第２図に示す回路のタイムチヤー
ト図、第６図は８進カウンタ出力とクロツクが出
力しないタイミングを示す図、第７図は本発明の
実施例によつて得られる波形図をそれぞれ示す。１６−１〜１６−９，１７−１，１７−２，３
４−１〜３４−３，３８−１〜３８−３，４５−
１〜４５−３……８ビツトシフトレジスタ、FA
……フルアダー、HA，HA−１〜HA−３……
ハーフアダー、１９−１，２２−１〜２２−９，
２３−１〜２３−９，２７−１〜２７−３，２８
−１〜２８−３，３５−１〜３５−３，４４−１
〜４４−３……ノアゲート、１８−１，１８−
２，１９−２……ナンドゲート、２４−１〜２４
−３，２６−１〜２６−６，３１……オアゲー
ト、１３，１４，２５−１〜２５−３，２９−１
〜２９−３，３０，３７，３９−１〜３９−３，
４７……アンドゲート、１５−１〜１５−３，３
２，EXOR……排他的論理オアゲート、２０，
２１，３８−１〜３８−６，３６−１〜３６−
３，４０，４２−１〜４２−３，４３−１〜４３
−３，４６……インバータ、３３，４１……ゲー
ト回路。

Claims

【特許請求の範囲】１鍵の押圧状態を検出し、対応するタツチデー
タを発生するタツチデータ発生手段と、各ステツプで傾斜角度が異なる直線データを複
数ステツプにわたり発生することによつて、折れ
線近似によりエンベロープを表現するエンベロー
プデータを得るエンベロープデータ発生手段と、上記タツチデータに従つて上記エンベロープデ
ータ発生手段のエンベロープ最大値を設定するエ
ンベロープ最大値設定手段と、上記タツチデータに従つて上記エンベロープデ
ータ発生手段の発生するエンベロープデータの各
ステツプの時間幅を可変するよう制御するステツ
プ時間幅制御手段と、を具備し、上記エンベロープデータ発生手段は、
上記エンベロープ最大値で定まる大きさで且つ上
記ステツプ時間幅制御手段にて定まる各ステツプ
の時間幅をもつ相似形のエンベロープを表現する
エンベロープデータを発生するようにしたことを
特徴とする電子楽器のタツチレスポンス装置。２上記エンベロープデータ発生手段は、基本クロツク信号を発生する基本クロツク信号
発生手段と、この基本クロツク信号発生手段が発生する上記
基本クロツク信号を、エンベロープの現在ステツ
プに従つて分周する分周手段と、この分周手段の分周出力に従つて、上記エンベ
ロープデータの変化速度を制御して、上記各ステ
ツプの直線データの傾斜角度を決定する変化速度
制御手段と、を有してなることを特徴とする特許請求の範囲第
１項記載の電子楽器のタツチレスポンス装置。３上記分周手段は、上記基本クロツク信号発生
手段が発生する上記基本クロツク信号を、現在ス
テツプに従つて指定される回数毎に１回間引くこ
とにより分周を行うようにしたことを特徴とする
特許請求の範囲第２項記載の電子楽器のタツチレ
スポンス装置。