JPH043554B2

JPH043554B2 -

Info

Publication number: JPH043554B2
Application number: JP58152956A
Authority: JP
Priority date: 1983-08-22
Filing date: 1983-08-22
Publication date: 1992-01-23
Also published as: JPS6045296A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は電子楽器に関する。

〔発明の背景〕

第１図は、従来技術の代表的な例を示すブロツ
ク回路図であつて、この電子楽器では、キー検出
回路１で検出される鍵盤上の操作キーは、キーア
サイナ２にて割当てがなされる。即ち、キーアサ
イナ２からは、波形生成回路３とエンベロープ発
生回路４Ａに対する楽音発生系列の割当てを行な
うための制御信号が送出される。波形生成回路３
及びエンベロープ発生回路４Ａでは、同時最大発
音数分の楽音発生系列（チヤンネル）を有する。
なお、この楽音発生系列は、時分割処理方式を採
用したものであつても、独立のハードウエアを複
数個もつたものであつても構成し得る。

そして、割当てられた楽音に対する波形信号
（デイジタル値）とエンベロープ信号（デイジタ
ル値）とは、乗算回路５により乗算され、その結
果得られる各楽音発生系列毎の楽音信号は、累算
回路６にて累算され、その後、Ｄ／Ａ変換器７に
てアナログ信号に変換され、そして、可変抵抗器
より成る音量制御器８にて、音量制御して、アン
プ９に送出され、スピーカ１０により放音され
る。なお、上記音量制御器８は手動の音量ボリユ
ームあるいは、足で操作するエクスプレツシヨン
ペダルからなる。

このようにして音量制御がなされると、エンベ
ロープ発生回路４Ａにて生成されるエンベロープ
信号は、何ら音量設定とは関連なく発生されるた
め、結局アンプ９からの出力楽音信号のエンベロ
ープを考えた場合、エンベロープの立上り時間、
立下り時間が固定のまま、そのレベルが増減制御
されるため、常にエンベロープの勾配が音量設定
レベルに比例することになる。

第２図は、以上のようなことを示すもので、同
図ａ，ｂはいわゆる持続音型（オルガン型）エン
ベロープの場合であり、ｃ，ｄはいわゆる減衰音
型（ピアノ型）エンベロープの場合である。いず
れの場合も、音量レベルが大であると、アタツク
Ａ部分では急激に立上り、音量レベルが小である
程、緩慢に立下ることになる。またリリースＲ部
分では、その時間が音量レベルによつて変化しな
いため、大きい音量でも小さい音量でも同じ時間
経過した後、音が消滅することになる。なお、同
図でＤはデイケイ、Ｓはサステインを表わしてい
る。

このように、従来の音量制御というものは、エ
ンベロープ発生回路４Ａに対しては何ら制御指令
を与えていないため、エンベロープの時間軸はそ
のままで、レベルだけを変化させるものであるた
め、自然楽器の音量制御のメカニズムとは、かな
り隔たつたものであり、またその結果こうした電
子楽器から得られる音は“電気くさい”という表
現で言われるように、均一化した音響しか得られ
ないものであつた。

〔発明の目的〕

この発明の目的は、音量に応じて適切なエンベ
ロープを発生することにより、より自然なエンベ
ロープ制御をおこなえる電子楽器を提供すること
にある。

〔発明の要点〕

すなわち、この発明は、発生楽音の音量を設定
する音量設定手段の音量設定出力に従つて、エン
ベロープ制御された楽音信号のレベルを音量可変
手段により可変して音量制御するのみならず、音
量制御をする前の楽音波形に対しエンベロープ制
御するためのエンベロープ信号の立上りまたは立
下りの傾きを制御手段にて変更することにより、
最終的に得られる楽音のエンベロープ形状を可変
制御するようにしたものである。

〔実施例〕

以下、図面を参照して本発明の一実施例を説明
する。第３図は、そのブロツク回路を示し、第１
図と同一箇所には同一符号を付し、その説明を省
略する。第３図において、可変抵抗器８′は、音
量制御器８内の可変抵抗器と連動しており、（即
ち連動ボリユームで構成し得）電圧V_Dとグラン
ドレベルとの間の電圧を抵抗１１と抵抗分割する
ことにより送出する。従つて音量制御器８の設定
音量に対応する電圧信号が、Ａ／Ｄ変換器１２に
与えられ、音量制御信号（デイジタル値）に変換
される。後述するように、このデイジタル値は４
ビツト信号で与えられることになる。そして、そ
の音量制御信号は、エンベロープ発生回路４Ｂに
送出され、エンベロープの発生態様を制御するこ
とになる。

次に、このエンベロープ発生回路４Ｂの詳細回
路を第４図を参照して説明する。符号１３は、エ
ンベロープカウンタで、与えられるエンベロープ
クロツクＥを計数して、エンベロープ信号を発生
する。このエンベロープカウンタ１３内には、８
ビツトシリアルのシフトレジスタ１４−１〜１４
−９があり、その内容が９ビツトパラレルの上記
エンベロープ信号として送出される。なお、この
電子楽器は８音まで同時に生成可能となるよう
に、時分割処理方式を採用しており、シフトレジ
スタ１４−１〜１４−９の各段が各チヤンネルに
対応している。

そして、このシフトレジスタ１４−１〜１４−
９は基本クロツクφ₁にてシフト動作し、その出
力は、更にフルアダー１５のA₀〜A₃入力端子に
与えられる。このフルアダー１５のB₀入力端子
には、上記エンベロープクロツクＥが直接印加さ
れ、またB₁〜B₈入力端子には、上記エンベロー
プクロツクＥが一方の入力として与えられ、他方
の入力としては減算中信号Ｄが与えられるアンド
ゲート１６の出力が共通に印加される。従つて、
このフルアダー１５において、上記シフトレジス
タ１４−１〜１４−９の出力が、エンベロープク
ロツクＥの印加時に＋１（減算中信号Ｄが“０”
のとき）、あるいは−１（減算中信号Ｄが“１”の
とき）される。

そして、このフルアダー１５の出力端子S₀〜S₈
からはその加減算結果信号が送出され、オアゲー
ト１７−１〜１７−９に印加される。このオアゲ
ート１７−１〜１７−９には、サステイン時のみ
“１”となるサステイン信号SUSが後述するエン
ベロープステータスカウンタ２１の出力にもとず
き図示しない制御部で生成して与えられ、その結
果オアゲート１７−１〜１７−９から出力する信
号は、アンドゲート１８−１〜１８−９に印加さ
れる。このアンドゲート１８−１〜１８−９には
共通に、通常動作時“０”でリセツト時には
“１”となるリセツト信号RSの反転信号が印
加される。なおこのリセツト信号RSは、上記図
示しない制御部で生成されて与えられる。そし
て、アンドゲート１８−７〜１８−９には、後述
するサステイン制御回路２８内のオアゲート１９
−１〜１９−３が出力する信号c′，b′，a′が更に
与えられる。そして、このアンドゲート１８−１
〜１８−９の出力は、上述したシフトレジスタ１
４−１〜１４−９に送出される。

このエンベロープカウンタ１３内のフルアダー
１５のキヤリー出力端子Coutの出力は、排他的
オアゲート２０に印加される。そして、この排他
的オアゲート２０の他方の入力には、減算中信号
Ｄが与えられ、そして、その出力は、エンベロー
プステータスカウンタ２１内のハーフアダー２２
の入力端子B₀に印加される。

即ち、エンベロープカウンタ１３において、ア
タツク時には最大値を越えてアツプカウントした
ときに、上記排他的オアゲート２０から“１”信
号が出力し、またリリース時には最小値を越えて
ダウンカウントしたときに上記排他的オアゲート
２０から“１”信号が出力し、エンベロープステ
ータスカウンタ２１の内容を歩進する。

エンベロープステータスカウンタ２１内には、
上記ハーフアダー２２に出力を与える８ビツトシ
リアルのシフトレジスタ２３−１，２３−２があ
る。このシフトレジスタ２３−１，２３−２は、
エンベロープカウンタ１３内のシフトレジスタ１
４−１〜１４−９と同期して動作し、その２ビツ
トの内容が“０”、“０”のときエンプテイ
（EMPTY）、“０”、“１”のときアタツク
（ATTACK）、“１”、“０”のときデイケイ
（DECAY）あるいはサステイン（SUSTAIN）、
“１”、“１”のときリリース（RELEASE）を示
す。そして、上記ハーフアダー２２のA₀、A₁入
力端に与えられる信号は、B₀入力端に与えられ
る信号と加算され、出力端子S₀、S₁から出力し、
オアゲート２４と、アンドゲート２５とに印加さ
れる。このオアゲート２４には更にキーアサイナ
２より与えられるアタツク開始信号ATが直接与
えられ、上記アンドゲート２５には、上記アタツ
ク開始信号ATがインバータ２６を介して与えら
れる。従つて、新しい鍵によるキーオン時に、割
当可能なチヤンネルがある場合、そのチヤンネル
時間で、上記アタツク開始信号ATがキーアサイ
ナ２から送出されるため、このアンドゲート２
５、オアゲート２４から“１”、“０”のアタツク
を示す信号が出力する。そして、両ゲートの出力
信号はオアゲート２７−１，２７−２を介して、
上記シフトレジスタ２３−１，２３−２に与えら
れる。更にオアゲート２７−１，２７−２には、
エンベロープ発生回路４Ｂ内の図示しない制御部
から与えられるリリース開始信号RLが供給され
る。

なお、このリリース開始信号RLは、持続音型
エンベロープが音色指定等によつて選択されてい
るときは、サステイン状態時に鍵盤上の鍵のオフ
操作にともない発生い、減衰音型エンベロープが
音色指定等によつて選択されているときは、デイ
ケイ終了にともない発生する。

上記ステータスカウンタ２１の出力は、上記制
御部に送出されるほか、サステイン制御回路２８
に印加される。なお、ステータスカウンタ２１の
上位ビツトが減算中信号Ｄとなつてエンベロープ
カウンタ１３に与えられる。そして、ステータス
カウンタ２１内のシフトレジスタ２３−１の出力
はサステイン制御回路２８内のインバータ２９を
介してアンドゲート３０へ印加され、また、上記
シフトレジスタ２３−２の出力は直接上記アンド
ゲート３０に与えられる。

このアンドゲート３０には、更に一致回路３１
内のノアゲート３２より信号が与えられる。この
一致回路３１内には、上記図示しない制御部から
与えられるサステインレベル信号ａ，ｂ，ｃと、
エンベロープカウンタ１３の上位３ビツト信号を
出力するシフトレジスタ１４−７〜１４−９出力
との出力を比較をおこなう排他的オアゲート３３
−１〜３３−３があり、その排他的オアゲート３
３−１〜３３−３出力が上記ノアゲート３２に印
加されている。従つて、この一致回路３１では、
音色選択等によつて決定されるサステインレベル
と、エンベロープカウンタ１３による現在計数値
とを比較し両者が一致すると、“１”信号を出力
してアンドゲート３０に与える。従つて、このア
ンドゲート３０からは、エンベロープステータス
がデイケイであるときに、エンベロープカウンタ
１３の計数内容がサステインレベルまで到達する
と、出力が“１”となつて、オアゲート３４、ア
ンドゲート３５を介して８ビツトのシフトレジス
タ３６に“１”信号を入力する。そして、このシ
フトレジスタ３６の内容は、その後オアゲート３
４、アンドゲート３５を介して循環保持され、そ
して、上記リリース開始信号RLの反転信号が
“０”となるとき、上記アンドゲート３５は閉成
せしめられるため、その循環保持を解除される。

従つて、このシフトレジスタ３６は、各チヤン
ネル毎に、エンベロープステータスがサステイン
状態であることを示す信号SUSを出力する。こ
の信号SUSは、上記した制御部のほか、上記オ
アゲート１９−１〜１９−３に、インバータ３７
を介して与えられる。

このオアゲート１９−１〜１９−３には、更に
上記サステインレベル信号ａ，ｂ，ｃが与えら
れ、上記信号a′，b′，c′を夫々出力し、エンベロ
ープカウンタ１３内のアンドゲート１８−７〜１
８−９に印加される。

従つて、サステイン時では、上記信号a′，b′，
c′は、サステインレベル信号ａ，ｂ，ｃと一致
し、それ以外のステータス時では、上記信号a′，
b′，c′はオール“１”となる。

次に、エンベロープカウンタ１３、エンベロー
プステータスカウンタ２１、サステイン制御回路
２８の動作を説明する。

キーアサイナ２からアタツク開始信号ATが与
えられると、エンベロープステータスカウンタ２
１の当該チヤンネルの内容は“０”、“１”とな
り、それに応じて、リセツト信号RSは解除され
るため、エンベロープカウンタ１３では、エンベ
ロープクロツクＥが印加される都度、シフトレジ
スタ１４−１〜１４−９の内容を＋１してゆく。
そして、その内容がオール“１”になると、次の
エンベロープクロツクＥの入力時に、キヤリー信
号をフルアダー１５は送出し、エンベロープステ
ータスカウンタ２１内のハーフアダー２２のB₀
入力端子に印加する。

従つて、エンベロープステータスカウンタ２１
の当該チヤンネルの内容は“１”、“０”となりデ
イケイを示すようになる。そして、このとき、エ
ンベロープステータスカウンタ２１からは、減算
中信号Ｄをエンベロープカウンタ１３に与えると
共に、サステイン制御回路２８内のアンドゲート
３０を開成可能とすべく信号を与える。

従つて、エンベロープカウンタ１３において
は、オール“１”データから順次−１演算を、エ
ンベロープクロツクＥの入力毎に実行してゆく。
そしてエンベロープカウンタ１３の当該チヤンネ
ルの内容が、“ａ”、“ｂ”、“ｃ”、“１”、“１”
、
“１”、“１”、“１”、“１”となつたとき（“ａ”
、
“ｂ”、“ｃ”は上述したサステインレベルを示す
３ビツトデータ）、サステイン制御回路２８内の
一致回路３１から一致信号を出力し、その結果、
シフトレジスタ３６の当該チヤンネルのビツトに
は“１”が循環保持されることになり、従つて、
サステイン信号SUSを送出する。

このサステイン信号SUSは、エンベロープカ
ウンタ１３内のオアゲード１７−１〜１７−９に
共通に印加されるため、このオアゲート１７−１
〜１７−９の出力が与えられるアンドゲート１８
−１〜１８−９に、常にそのチヤンネルでは
“a′”、“b′”、“c′”、“１”、“１”、“１”
、“１”、
“１”、“１”になる値を出力しシフトレジスタ１
４−１〜１４−９に入力するようになる。ところ
で、上記のとおり、サステイン状態では、オアゲ
ート１９−１〜１９−３より送出される上記信号
a′、b′、c′は、サステインレベル信号ａ、ｂ、ｃ
と同一となる。その結果、サステイン状態では、
エンベロープ信号は、“ａ”、“ｂ”、“ｃ”、“１”
、
“１”、“１”、“１”、“１”、“１”を保持するこ
と
になる。

なお、減衰音型エンベロープが選択されている
ときは、サステインレベルに、エンベロープカウ
ンタ１３の計数値が到達すると、即座にリリース
開始信号RLを制御部が出力することによつて、
次のステータス即ちリリースに移行するので、サ
ステインレベルをホールドすることはなく、エン
ベロープカウンタ１３ではダウンカウントが継続
して行われる。

一方持続音型エンベロープが選択されている場
合、鍵盤上の押下鍵の離鍵操作まで、エンベロー
プ信号はサステインレベルを保持することにな
り、そして、離鍵操作にともないキーアサイナ２
からリリース開始信号RLが入力し、エンベロー
プステータスカウンタ２１の内容を“１”、“１”
に変化させる。その結果、再びエンベロープカウ
ンタ１３では、上記サステインレベルからダウン
カウントを開始し、その計数値が最終的にオール
“０”となり、次にエンベロープクロツクＥが入
力すると、その内容がオール“１”となりしかも
排他的オアゲート２０の出力が“１”となるた
め、エンベロープステータスカウンタ２１の当該
チヤンネルの内容を“０”、“０”とする。そし
て、それ以降、リセツト信号RSを“１”とする
ことによつてエンベロープカウンタ１３の計数出
力をオールゼロに保持せしめる。

次に、このエンベロープカウンタ１３に対し、
エンベロープクロツクＥを与えるための回路構成
につき説明する。即ち、第４図中、符号３８は、
指数関数的エンベロープクロツク発生回路であ
り、上記エンベロープクロツクＥを送出する。

即ち、この指数関数的エンベロープ発生回路３
８は、エンベロープ信号を、時間軸に対し指数関
数的変化をもたらすようにするためのもので、エ
ンベロープカウンタ１３から上位３ビツト（256、
128、64の重み付け）の信号が直接あるいは反転
されて供給され、ゲート回路３９に与えられる。
更にこのゲート回路３９には、８ビツトシリアル
のシフトレジスタ４０−１，４０−２、４０−３
の出力が直接及びインバータ４１−１，４１−
２，４１−３を介して与えられる。

即ち、上記エンベロープカウンタ１３の上位３
ビツトは、トランスフアゲートTr−１〜Tr−３
を介して直接ゲート回路３９に与えられ、更にイ
ンバータＩ−１〜Ｉ−３を介して反転され、トラ
ンスフアゲートTr−４〜Tr−６を介してゲート
回路３９に与えられる。このトランスフアゲート
Tr−１〜Tr−３には、減算中信号Ｄが反転され
た信号がゲート信号として与えられ、上記トラ
ンスフアゲートTr−４〜Tr−６には、上記信号
ＤがインバータＩ−４にて反転されて与えられ
る。

従つて、上記ゲート回路３９には、エンベロー
プステータスがアタツクのときには、上記エンベ
ロープカウンタ１３の上位３ビツトが直接に、エ
ンベロープステータスがデイケイ、リリースのと
きには、上記エンベロープカウンタ１３の上位３
ビツトが反転して与えられる。

上記シフトレジスタ４０−１〜４０−３は、他
の回路の８ビツトシリアルのシフトレジスタと同
期してシフト動作しており、その値は、ハーフア
ダー４２のA₀〜A₁入力端子にも印加される。そ
して、このハーフアダー４２のB₀入力端子に加
えられるエンベロープクロツクE₀′により上記値
は＋１せしめられ、その出力端子S₀、S₁、S₂から
出力し、アンドゲート４３−１〜４３−３を介
し、再びシフトレジスタ４０−１〜４０−３に入
力する。なお、このアンドゲート４３−１〜４３
−３には、上記エンベロープステータスがエンプ
テイを示すときは“０”レベル、それ以外のステ
ータスでは“１”レベルの信号が共通に印加
される。

従つて、エンベロープクロツクE₀′が入力する
都度、シフトレジスタ４０−１〜４０−３の内容
は＋１ずつ変化してゆく。そして、その内容は、
エンベロープ信号の上位３ビツト番号を共にゲー
ト回路３９に与えられ、その結果このゲート回路
３９から出力する信号はインバータ４４にて反転
せしめられた後、アンドゲート４５に印加され
る。

なお、このゲート回路３９において白丸印はア
ンド回路、黒丸印はオア回路を示しており、この
ゲート回路３９にて、エンベロープクロツク
E₀′を出力しない、つまり間引くためのタイミン
グを決定している。

上記アンドゲート４５には、インバータ４４の
出力のほか、エンベロープクロツクE₀′と、サス
テイン信号SUSが反転した信号とが与えら
れ、サステイン時以外では、上記エンベロープク
ロツクE₀′を、エンベロープ信号のレベルに従つ
て間引きして、エンベロープクロツク信号Ｅを出
力し、上述したエンベロープカウンタ１３に送出
し、サステイン時では完全にエンベロープクロツ
クE₀′の出力を禁止する。

この指数関数的エンベロープクロツク発生回路
３８には、音量レベルに基づくエンベロープクロ
ツク発生回路４６から上記エンベロープクロツク
E₀′が与えられる。

即ち、この音量レベルに基づくエンベロープク
ロツク発生回路４６は、第３図の音量制御器８で
設定した音量レベルに応じたエンベロープ時間／
勾配を得るためのもので、Ａ／Ｄ変換器１２から
の４ビツト出力A₁〜A₄は、ゲート回路４７に印
加される。更に、このゲート回路４７には、８ビ
ツトシリアルのシフトレジスタ４８−１〜４８−
４の出力が直接及びインバータ４９−１〜４９−
４を介して与えられる。

このシフトレジスタ４８−１〜４８−４は、他
の回路の８ビツトシリアルのシフトレジスタと同
期してシフト動作しており、その値は、ハーフア
ダー５０のA₀〜A₃入力端子にも印加される。そ
して、ハーフアダー５０のB₀入力端子に加えら
れる基本のエンベロープクロツクE₀により上記
値は＋１され、その出力端子S₀、S₁、S₂、S₃から
演算結果は出力し、アンドゲート５１−１〜５１
−４を介し再びシフトレジスタ４８−１〜４８−
４に入力する。なお、このアンドゲート５１−１
〜５１−４には、上述の信号が共通に印加さ
れている。

従つて、基本のエンベロープクロツクE₀が入
力する都度、シフトレジスタ４８−１〜４８−４
の内容は＋１ずつ変化してゆく。そして、その内
容は、音量制御信号A₁〜A₄と共に上記ゲート回
路４７に与えられ、その結果このゲート回路４７
から出力する信号はインバータ５２にて反転せし
められた後、アンドゲート５３に与えられる。

なお、このゲート回路４７の表記方法は、ゲー
ト回路３９のそれと全く同じである。そして、こ
のゲート回路４７にて、基本のエンベロープクロ
ツクE₀を出力しない、つまり間引くためのタイ
ミングを決定している。

上記アンドゲート５３には、このインバータ５
２の出力のほか、上記エンベロープクロツクE₀
が与えられ、上記音量制御信号A₁〜A₄に従つて、
このエンベロープクロツクE₀′を間引きして、エ
ンベロープクロツクE₀′を出力し、上記指数関数
的エンベロープクロツク発生回路３８に与える。

なお、上記基本のエンベロープクロツクE₀は
各エンベロープステータスで同一であつてもよい
が、後述するように適宜変更することが望まし
い。

次に、この指数関数的エンベロープクロツク発
生回路３８と、音量レベルに基づくエンベロープ
クロツク発生回路４６の動作につき第５図及び第
６図を参照して説明する。

先ず、指数関数的エンベロープクロツク発生回
路３８では、エンベロープカウンタ１３が発生す
るエンベロープ信号の上位３ビツトが直接あるい
は反転して与えられており、アタツク時でも、デ
イケイ／リリース時でも、ゲート回路３９には、
「000」〜「111」に順次変化する信号が印加され
るため、シフトレジスタ４０−１〜４０−３の内
容がエンベロープクロツクE₀′が入力する都度
「000」〜「111」に変化してゆくのにつれ、第５
図に示すように、アンドゲート４５から出力する
エンベロープクロツクＥが決定される。

つまり、この第５図では○印で示したタイミン
グで、ゲート回路３９が“１”信号を出力し、従
つてエンベロープクロツクＥとして、クロツク
E₀′を出力しないように間引くことになる。

つまり、アタツク時では、エンベロープレベル
が大となるにつれて、エンベロープクロツクＥの
出力頻度は減少してゆき、例えば最大レベルで
は、最小レベルの1/8の周波数となる。

同様に、デイケイ時あるいはリリース時におい
て、エンベロープレベルが小となるにつれ、実際
にゲート回路３９に与えられる３ビツト入力は、
「000」から「111」へと増大してゆくことになり、
上記同様にして、エンベロープレベルが小になる
につれて、エンベロープクロツクＥの出力頻度は
減少するようになる。

従つて、固定の周波数をもつエンベロープクロ
ツクE₀′に対しエンベロープレベルの変化に応じ
て適宜間引き処理が行われ、その結果得られるエ
ンベロープ信号は、析れ線近似による指数関数波
形信号（疑似指数関数波形信号）となる。

そして、更にこのエンベロープクロツクE₀′は
音量レベルに基づくエンベロープクロツク発生回
路４６により、基本のエンベロープクロツクE₀
から得られる。即ち、音量制御信号A₁〜A₄が第
２図のＡ／Ｄ変換器１２より供給されるため、こ
の値に従つて、基本のエンベロープクロツクE₀
を間引き処理する。即ち第６図に示すように、エ
ンベロープクロツクE₀が入力する都度シフトレ
ジスタ４８−１〜４８−４の内容は「0000」〜
「1111」に変化してゆき、それにつれアンドゲー
ト５３から出力するエンベロープクロツクE₀′が
決定される。つまり、この第６図では、○印で示
したタイミングでゲート回路４７が“１”信号を
出力し、従つてエンベロープクロツクE₀′として、
クロツクE₀を出力しないように間引くことにな
る。

その結果、音量制御信号A₁〜A₄が「0000」の
ときは、第６図からも理解されるように、基本の
エンベロープクロツクE₀が直接エンベロープク
ロツクE₀′としてアンドゲート５３から出力する
ため、エンベロープの立上り（即ちアタツク）、
立下り（即ちデイケイ、リリース）の部分の時間
が最短になり、逆に例えば上記音量制御信号A₁
〜A₄が「1111」のときは、基本のエンベロープ
クロツクE₀は、ゲート回路４７により間引かれ
て、エンベロープクロツクE₀′として出力するこ
とになり、エンベロープクロツクE₀′の周波数は、
エンベロープクロツクE₀の1/16となり、エンベ
ロープの立上り、立下りの部分の時間は最長とな
り、上述の音量制御信号A₁〜A₄が「0000」の場
合に比べて、16倍の長さをもつことになる。

第７図及び第８図は、上述のような制御を施し
て得られる楽音信号のエンベロープについて模式
的に示したものであり、音量制御器８の出力ある
いはアンプ９の出力信号のエンベロープ波形と考
えればよい。なお、この図では、アタツク部分、
デイケイ部分、リリース部分で夫々周波数の異な
る基本のエンベロープクロツクE₀を切換えて使
用したため、図中の“Ａ”と、“Ｄ”及び“Ｒ”
の和と長さが異なつている。このように、エンベ
ロープステータスに応じて、基本のエンベロープ
クロツクE₀を選択することによつて、より望ま
しいエンベロープ信号を得ることは可能である。

ところで、第７図においては、ａが音量制御信
号A₁〜A₄が「1111（＝15）」のフルレベルの場合、
ｂが同信号が「0101（＝５）」の場合の、持続音型
エンベロープ波形を示しており、結局エンベロー
プの最大値あるいはサステインレベルが、16/1
６：6/16になる反面、エンベロープのアタツク時
間、デイケイ時間、リリース時間が11/16：1/16
となる。従つて、エンベロープの勾配は、結局1
６／１１：6/1となる。

第８図は、減衰音型エンベロープの場合の例を
示し、ａが音量レベルが大のとき、ｂが音量レベ
ルが小のときである。

以上説明したとおり、この実施例によれば、楽
音波形発生手段を構成する波形生成回路３（第３
図参照）から発生する楽音波形に対し、エンベロ
ープ信号発生手段を構成するエンベロープ発生回
路４Ｂ（第３図及び第４図参照）から得たエンベ
ロープ信号により、エンベロープ付与手段を構成
する乗算回路５（第３図参照）において、音量レ
ベルに関係なくフルレンジでエンベロープ乗算を
行い、信号劣化の少ない状態でエンベロープ制御
した楽音信号を生成する。そして、音量設定手段
を構成する音量制御器８の可変抵抗器のつまみ
（第３図参照）の音量設定に従つて、音量可変手
段を構成する音量制御器８の可変抵抗器（第３図
参照）にて上記エンベロープ制御された楽音信号
のレベルを可変して音量制御するようにしてい
る。

更に、この実施例の特徴的なことは、音量設定
手段の音量設定に応答して、制御手段を構成する
可変抵抗器８′、Ａ／Ｄ変換器１２、音量レベル
に基づくエンベロープクロツク発生回路４６（第
３図、第４図参照）にて、エンベロープ信号発生
手段が発生するエンベロープ信号の立上りまたは
立下りの傾きを変更してエンベロープ形状を可変
制御するようにしている。

従つて、設定音量の大小に従つてエンベロープ
信号が変化することになり、最終的に得られる楽
音は従来の第２図のような音量変化に伴うエンベ
ロープの時間軸上の変化がないものではなく、第
７図、第８図の如きエンベロープをもつもの、具
体的には例えば音量が小となつたら早く立上り、
早く消えてゆく、アタツク感をもつた楽音を得る
ことができる。

なお、上記実施例では、音量レベルを16段階、
エンベロープ曲線の折れ線近似を８段階、サステ
インレベルを８段階でとれるようにしたが、更に
細かくとり得るようにすれば、より自然なものと
なる。

また、上記実施例においては、音量設定装置例
えばボリユームあるいはエクスプレツシヨンペダ
ルからの信号によつて音量制御信号を生成しこの
音量制御信号によつてエンベロープの発生態様を
制御したが、鍵盤上の鍵の押圧力あるいは押圧速
度によつて音量制御を行なうものにおいては、そ
のような音量を決定する信号によつて、エンベロ
ープの発生態様を制御するようにしてもよい。

〔発明の効果〕

この発明は以上説明したように、音量設定手段
の音量設定出力に従つて、エンベロープ制御され
た楽音信号のレベルを音量可変手段により可変し
て音量制御するのみならず、音量制御する前の楽
音波形に対しエンベロープ制御するためのエンベ
ロープ信号の立上りまたは立下りの傾きを制御手
段にて変更するようにして、エンベロープ形状を
可変制御するものであるので、音量設定にともな
つて好適なエンベロープが付与された楽音が生成
でき、しかも音量レベルに無関係な高品質である
自然な楽音の発生が可能となるという利点があ
る。

【図面の簡単な説明】

第１図は従来例のブロツク回路図、第２図は従
来例におけるエンベロープ信号の波形図、第３図
は本発明の一実施例のブロツク回路図、第４図は
上記一実施例のエンベロープ発生回路の詳細回路
図、第５図及び第６図は、第４図の回路の動作を
説明するための図、第７図は上記一実施例により
得られる持続音型エンベロープの波形の模式図、
第８図は上記一実施例により得られる減衰音型エ
ンベロープの波形の模式図である。４Ｂ……エンベロープ発生回路、８……音量制
御器、８′……可変抵抗器、１２……Ａ／Ｄ変換
器、１３……エンベロープカウンタ、３８……指
数関数的エンベロープクロツク発生回路、４６…
…音量レベルに基づくエンベロープクロツク発生
回路、４７……ゲート回路、４８−１〜４８−４
……シフトレジスタ、５０……ハーフアダー。

Claims

【特許請求の範囲】１楽音波形を発生する楽音波形発生手段と、この楽音波形発生手段から発生する上記楽音波
形に対してエンベロープ制御するためのエンベロ
ープ信号を発生するエンベロープ信号発生手段
と、上記楽音波形発生手段からの上記楽音波形に対
し上記エンベロープ信号発生手段からの上記エン
ベロープ信号を付与してエンベロープ制御された
楽音信号を得るエンベロープ付与手段と、発生楽音の音量を設定する音量設定手段と、この音量設定手段の設定に基づき上記エンベロ
ープ付与手段から供給される上記エンベロープ制
御された楽音信号のレベルを可変して音量制御す
る音量可変手段と、上記音量設定手段にて設定される音量に応じ
て、上記エンベロープ信号発生手段が発生する上
記エンベロープ信号の立上りまたは立下りの傾き
を変更することによりエンベロープ形状を可変制
御する制御手段と、を具備したことを特徴とする電子楽器。