JPS63204341A - パイプライン処理用画像フレ−ムメモリ - Google Patents
パイプライン処理用画像フレ−ムメモリInfo
- Publication number
- JPS63204341A JPS63204341A JP3450987A JP3450987A JPS63204341A JP S63204341 A JPS63204341 A JP S63204341A JP 3450987 A JP3450987 A JP 3450987A JP 3450987 A JP3450987 A JP 3450987A JP S63204341 A JPS63204341 A JP S63204341A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- raster
- address
- image data
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、外観検査等の被検査対象物をテレビカメラに
より盪像して得た画像データを一旦中に取り込むための
画像フレームメモリに関するものであり、更に詳しくは
、先に該フレームメモリに取り込んだ画像データを読み
出すに際し、その取り込みと読み出しをパイプライン処
理的に行うことを可能にするパイプライン処理用画像フ
レームメモリに関するものである。
より盪像して得た画像データを一旦中に取り込むための
画像フレームメモリに関するものであり、更に詳しくは
、先に該フレームメモリに取り込んだ画像データを読み
出すに際し、その取り込みと読み出しをパイプライン処
理的に行うことを可能にするパイプライン処理用画像フ
レームメモリに関するものである。
この種の外観検査装置等においては、従来、カメラから
取り込む画像データをハードウェアで高速処理する都合
上、一旦カメラから取り込んだ画像データを画像フレー
ムメモリに読み込んで記憶しておき、その後膣メモリか
ら画像データを順次読み出して処理回路（ハードウェア
）へ転送して所要の処理を施すことが行われている。
取り込む画像データをハードウェアで高速処理する都合
上、一旦カメラから取り込んだ画像データを画像フレー
ムメモリに読み込んで記憶しておき、その後膣メモリか
ら画像データを順次読み出して処理回路（ハードウェア
）へ転送して所要の処理を施すことが行われている。
１発明が解決しようとする問題点〕
画像フレームメ干すから先に読み込んだ画像データの読
み出しを行っているときは、このメモリに新たな画像デ
ータの書き込み（テレビカメラにより撮像された新たな
画像データの書き込み）は当然出来ないので、その間、
新たな画像データの書き込みが待たされ、その分画像デ
ータに対する処理タイミングが遅れることになる。
み出しを行っているときは、このメモリに新たな画像デ
ータの書き込み（テレビカメラにより撮像された新たな
画像データの書き込み）は当然出来ないので、その間、
新たな画像データの書き込みが待たされ、その分画像デ
ータに対する処理タイミングが遅れることになる。
゛この遅れを回避するためには、もう１組画像フレーム
メモリを余分に設け、一方のメモリから読み出しを行っ
ているときは、他方のメモリに書き込みを行うようにす
れば良いが、これでは画像フレームメモリを２組必要と
することになりコスト高を招く。
メモリを余分に設け、一方のメモリから読み出しを行っ
ているときは、他方のメモリに書き込みを行うようにす
れば良いが、これでは画像フレームメモリを２組必要と
することになりコスト高を招く。
本発明の目的は、上記二つの問題点を同時に解決し、余
分なメモリ（２組のメモリ）を必要とすることなしに、
画像データに対する処理タイミングの遅れをも回避する
ことのできるパイプライン処理用画像フレームメモリを
提供するごとにある。
分なメモリ（２組のメモリ）を必要とすることなしに、
画像データに対する処理タイミングの遅れをも回避する
ことのできるパイプライン処理用画像フレームメモリを
提供するごとにある。
上記目的達成のため、本発明では、１組の画像フレーム
メモリにおいて、該メモリをその奇数ラスタに対応する
奇数のアドレスから成る第１の領域と、その偶数ラスタ
に対応する偶数のアドレスから成る第２の領域とに分け
ることにした。
メモリにおいて、該メモリをその奇数ラスタに対応する
奇数のアドレスから成る第１の領域と、その偶数ラスタ
に対応する偶数のアドレスから成る第２の領域とに分け
ることにした。
テレビカメラにより撮像して得られる１画面分の画像デ
ータ（１フレーム分の画像データ）は、ラスタと呼ぶ走
査線の例えば２５６本により構成されている。また１本
の走査線（ラスタ）は例えば２５６個の画素（２値化さ
れたビット）に分解される。従って１画面分の画像デー
タ（１フレーム分の画像データ）を記憶するのに必要な
メモリ（フレームメモリ）の容量としては、２５６Ｘ２
５６ビツト（−６４にビット）ということになる。
ータ（１フレーム分の画像データ）は、ラスタと呼ぶ走
査線の例えば２５６本により構成されている。また１本
の走査線（ラスタ）は例えば２５６個の画素（２値化さ
れたビット）に分解される。従って１画面分の画像デー
タ（１フレーム分の画像データ）を記憶するのに必要な
メモリ（フレームメモリ）の容量としては、２５６Ｘ２
５６ビツト（−６４にビット）ということになる。
かかる容量を有するフレームメモリをＡメそり（第１の
領域）とＢメモリ（第２の領域）に２分し、Ａメモリは
奇数′ラスタの画像データを記憶し、Ｂメそりは偶数ラ
スタの画像データを記憶するものとするわけである。
領域）とＢメモリ（第２の領域）に２分し、Ａメモリは
奇数′ラスタの画像データを記憶し、Ｂメそりは偶数ラ
スタの画像データを記憶するものとするわけである。
第３図を参照して具体的に説明する。第３図は本発明の
原理説明図であるが、同図において、本来ラスタ１，２
，３．−・・２５５．２５６から成る１組の画像フレー
ムメモリを、奇数ラスタ１．３゜５、・・・・・・２５
５から成るＡメモリと、偶数ラスタ２．４．６．・・・
２５６から成るＢメモリとに分けて考えるわけである。
原理説明図であるが、同図において、本来ラスタ１，２
，３．−・・２５５．２５６から成る１組の画像フレー
ムメモリを、奇数ラスタ１．３゜５、・・・・・・２５
５から成るＡメモリと、偶数ラスタ２．４．６．・・・
２５６から成るＢメモリとに分けて考えるわけである。
すると、メモリＡにおいては、そのラスタアドレスを改
めてＹ”とすると、Ｙ”のＯは奇数アドレス１に、Ｙ”
の１は奇数アドレス３に、Ｙ”の２は奇数アドレス５に
、以下同様に対応する。またメモリＢにおいては、その
ラスタアドレスを改めてＹｏ とすると、Ｙｏの０は偶
数アトシス２に、Ｙｏの１は偶数アドレス４に、Ｙｏの
２は偶数アドレス６に、以下同様に対応する。
めてＹ”とすると、Ｙ”のＯは奇数アドレス１に、Ｙ”
の１は奇数アドレス３に、Ｙ”の２は奇数アドレス５に
、以下同様に対応する。またメモリＢにおいては、その
ラスタアドレスを改めてＹｏ とすると、Ｙｏの０は偶
数アトシス２に、Ｙｏの１は偶数アドレス４に、Ｙｏの
２は偶数アドレス６に、以下同様に対応する。
ここでラスタアドレスＹ”とＹｏの関係は、お互いに１
ラスタアドレスずれているだけであるから、（Ｙ” ＋
８ビツト）−Ｙ” の関係にあることは明らかである。
ラスタアドレスずれているだけであるから、（Ｙ” ＋
８ビツト）−Ｙ” の関係にあることは明らかである。
次に作用を説明する。処理開始となると、メモリＢから
の読み出しと、メモリＡへの書き込みが同時にスタート
する。１ラスタ（２５６画素）分の処理が終了したらア
ドレスを更新すると共に、読み出し、書き込みをメモリ
ＢとＡとで入れ替える。つまり、それまで読み出しの行
われていたメモリＢについては書き込みが、書き込みの
行われていたメモリＡについては読み出しが行われるこ
とになる。
の読み出しと、メモリＡへの書き込みが同時にスタート
する。１ラスタ（２５６画素）分の処理が終了したらア
ドレスを更新すると共に、読み出し、書き込みをメモリ
ＢとＡとで入れ替える。つまり、それまで読み出しの行
われていたメモリＢについては書き込みが、書き込みの
行われていたメモリＡについては読み出しが行われるこ
とになる。
第３図において、画素単位で発生するクロックをカウン
トするアドレスカウンタＫにより上述のアドレス制御が
行われる。
トするアドレスカウンタＫにより上述のアドレス制御が
行われる。
即ちアドレスカウンタにの下位８ビツト（０〜７）によ
りメモリＡとＢのラスタ方向（Ｘ方向）におけるアドレ
ス指定が共通に行われる。またアドレスカウンタにの下
位から第９番目のビット（８）によりメモリＡ、Ｂにお
ける読み出しと書き込みの切り替えが行われる。つまり
メモリＡに入力される当該第９番目のビットＷの反転出
力が０なら書き込みを、１なら読み出しを行い、メモリ
Ｂに入力される当該第９番目のビットＷが１なら書き込
みを、０なら読み出しを行うようにする。
りメモリＡとＢのラスタ方向（Ｘ方向）におけるアドレ
ス指定が共通に行われる。またアドレスカウンタにの下
位から第９番目のビット（８）によりメモリＡ、Ｂにお
ける読み出しと書き込みの切り替えが行われる。つまり
メモリＡに入力される当該第９番目のビットＷの反転出
力が０なら書き込みを、１なら読み出しを行い、メモリ
Ｂに入力される当該第９番目のビットＷが１なら書き込
みを、０なら読み出しを行うようにする。
そしてアドレスカウンタにの上位７ビツト（９〜１５）
によりラスタアドレスＹ″とＹｏの指定を行う。
によりラスタアドレスＹ″とＹｏの指定を行う。
その結果、奇数のラスタアドレスの１ （Ｙ”の０）
においては書き込みが行われても、その読み出しは最後
となり、また偶数のラスタアドレスの２５６においては
、書き込みは行われても、読み出しは行われないことに
なるが、何れも画面として見ると、端の部分であり、画
面としての意味を余り持たない部分であるから実用上、
問題にはならない。
においては書き込みが行われても、その読み出しは最後
となり、また偶数のラスタアドレスの２５６においては
、書き込みは行われても、読み出しは行われないことに
なるが、何れも画面として見ると、端の部分であり、画
面としての意味を余り持たない部分であるから実用上、
問題にはならない。
次に図を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示す回路図である。
同図において、１，２．３はそれぞれ８ビツトカウンタ
、４，５はそれぞれ通常のフレームメモリの半分の容量
（３２にビット）を持つメモリ（４をメモリＢとし５を
メモリＡとする）、・６はアドレス制御回路（フリップ
フロップＦＦと否定回路Ｎｌとアンド回路ａ２とオア回
路ＯＲから成る）、Ｎ２は否定回路、■は画像データの
入力端子、Ｐは画像データの出力端子、である。
、４，５はそれぞれ通常のフレームメモリの半分の容量
（３２にビット）を持つメモリ（４をメモリＢとし５を
メモリＡとする）、・６はアドレス制御回路（フリップ
フロップＦＦと否定回路Ｎｌとアンド回路ａ２とオア回
路ＯＲから成る）、Ｎ２は否定回路、■は画像データの
入力端子、Ｐは画像データの出力端子、である。
第２図は、第１図の回路における各部信号のタイムチャ
ートである。
ートである。
第１図、第２図を参照して回路動作を説明する。
処理スタート信号Ｓが入力画像データの第１ラスタのＯ
ビットと同期してオンになると、アンド回路ａ１が開き
、入力画像データに同期した画素クロックＣＬがアンド
回路ａ１を通過して８ビフトカウンタｌに供給され番。
ビットと同期してオンになると、アンド回路ａ１が開き
、入力画像データに同期した画素クロックＣＬがアンド
回路ａ１を通過して８ビフトカウンタｌに供給され番。
８ビツトカウンタｌは、その画素クロックＣＬをカウン
トすることにより、メモリ４と５に対し、Ｘ方向アドレ
スを供給する。
トすることにより、メモリ４と５に対し、Ｘ方向アドレ
スを供給する。
８ビツトカウンタ２は、カウンタ１からの桁上がり出力
Ａをカウントすることにより、その出力桁０からメモリ
４と５における読み出し、書き込みの切替出力をＹＥＯ
として出力する。またカウンタ２はその出力桁１〜７か
らメモリ４に対するラスタアドレス（第３図におけるＹ
ｏに相当するアドレス）を出力する。出力桁１における
出力波形をＹＥＩとして示す（なお、Ｅはｅｖｅｎの略
で偶数を意味する）。
Ａをカウントすることにより、その出力桁０からメモリ
４と５における読み出し、書き込みの切替出力をＹＥＯ
として出力する。またカウンタ２はその出力桁１〜７か
らメモリ４に対するラスタアドレス（第３図におけるＹ
ｏに相当するアドレス）を出力する。出力桁１における
出力波形をＹＥＩとして示す（なお、Ｅはｅｖｅｎの略
で偶数を意味する）。
８ビツトカウンタ３は、水平同期信号Ｈ（図示せざるテ
レビカメラによる描像映像信号に含まれる水平同期信号
）と前記の出力Ａとを入力とするアドレス制御回路６の
出力を受けてカウントすることにより、その出力桁１〜
７からメモリ５に対するラスタアドレス（第３図におけ
るＹ″に相当するアドレス）を出力する。出力桁１．２
における出力波形をＹＯＩ、ＹＯ２として示す（なお、
０はｏｄｄの略で奇数を意味する）。
レビカメラによる描像映像信号に含まれる水平同期信号
）と前記の出力Ａとを入力とするアドレス制御回路６の
出力を受けてカウントすることにより、その出力桁１〜
７からメモリ５に対するラスタアドレス（第３図におけ
るＹ″に相当するアドレス）を出力する。出力桁１．２
における出力波形をＹＯＩ、ＹＯ２として示す（なお、
０はｏｄｄの略で奇数を意味する）。
アドレス制御回路６は、メモリ５のアドレス指定をメモ
リ４に対するそれより半サイクル進めることでメモリ４
と５が交互に読み出し、書き込みを行えるように制御し
ている。
リ４に対するそれより半サイクル進めることでメモリ４
と５が交互に読み出し、書き込みを行えるように制御し
ている。
以上説明したように、本発明によれば、僅かなハードウ
ェア量のアドレス制御回路を追加することにより、殆ど
（１ラスタ分の時間ずれはあるが）同時に読み出し、書
き込みの出来る画像フレームメモリが得られ、余分なも
う１組のメモリを必要としない、従って多値画像処理を
行うときなど、所要の記憶容量が２値画像の場合に較べ
て多くなるときなどには、同時処理（読み出しと書き込
み）を行うのに要するメモリ容量を大幅に削減出来ると
いう利点がある。
ェア量のアドレス制御回路を追加することにより、殆ど
（１ラスタ分の時間ずれはあるが）同時に読み出し、書
き込みの出来る画像フレームメモリが得られ、余分なも
う１組のメモリを必要としない、従って多値画像処理を
行うときなど、所要の記憶容量が２値画像の場合に較べ
て多くなるときなどには、同時処理（読み出しと書き込
み）を行うのに要するメモリ容量を大幅に削減出来ると
いう利点がある。
また従来、バイブライン処理を行う場合に待たされてい
た時間を除去出来るので、処理時間の短縮も可能になる
という利点がある。
た時間を除去出来るので、処理時間の短縮も可能になる
という利点がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の回路における各部信号のタイムチャート、第３図は
本発明の原理説明図、である。 符号の説明
図の回路における各部信号のタイムチャート、第３図は
本発明の原理説明図、である。 符号の説明
Claims (1)
- 【特許請求の範囲】 １）撮像された１画面分の画像データ（１フレーム分の
画像データ）をラスタ順に書き込まれ、次いで後段の処
理回路へ転送のため読み出されるフレームメモリにおい
て、 前記フレームメモリをその奇数ラスタに対応する奇数の
アドレスから成る第１の領域と、その偶数ラスタに対応
する偶数のアドレスから成る第２の領域とに分け、前記
第１の領域において書き込みがなされているときは第２
の領域において読み出しが、第１の領域において読み出
しがなされているときは第２の領域において書き込みが
、それぞれなされるように、動作を交互に切り替える動
作切替手段と、前記第１、第２の両領域を通じて１ラス
タ相当のアドレス領域はいずれも、その読み出し動作開
始後、１ラスタ走査分の時間だけ遅れて書き込み動作が
開始されるようにしながらアドレスを進めるアドレス走
査の制御手段と、を具備して書き込み、読み出し動作の
パイプライン処理的動作を可能にしたことを特徴とする
パイプライン処理用画像フレームメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3450987A JPS63204341A (ja) | 1987-02-19 | 1987-02-19 | パイプライン処理用画像フレ−ムメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3450987A JPS63204341A (ja) | 1987-02-19 | 1987-02-19 | パイプライン処理用画像フレ−ムメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204341A true JPS63204341A (ja) | 1988-08-24 |
Family
ID=12416229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3450987A Pending JPS63204341A (ja) | 1987-02-19 | 1987-02-19 | パイプライン処理用画像フレ−ムメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204341A (ja) |
-
1987
- 1987-02-19 JP JP3450987A patent/JPS63204341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070183248A1 (en) | Bank controller, information processing device, imaging device, and controlling method | |
| JPH09307832A (ja) | 画面比変換装置及び方法 | |
| JPS63204341A (ja) | パイプライン処理用画像フレ−ムメモリ | |
| JP2003304481A (ja) | 画像処理装置と画像処理方法 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JP2000232623A (ja) | 映像メモリ回路 | |
| JPS63156291A (ja) | 画像メモリ | |
| JP2000020705A (ja) | 並列画像処理プロセッサ | |
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| JPS5994164A (ja) | Ｔｖ画像デ−タ入力装置 | |
| JPS6132136A (ja) | 画像表示装置 | |
| KR100206265B1 (ko) | 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식 | |
| JPS63148292A (ja) | 画像メモリアクセス装置 | |
| JPH066752A (ja) | 画像取込方法及び画像取込装置 | |
| JPH03283876A (ja) | リアルタイム画像処理装置 | |
| JPH0233672A (ja) | 記憶回路及び画像処理装置 | |
| JPH04117085A (ja) | 画像データのレート変換装置 | |
| JPH06274607A (ja) | 並列信号処理装置 | |
| JPH02105388A (ja) | 画像用メモリ | |
| JPH05137102A (ja) | 画像記憶装置 | |
| JPS60189583A (ja) | デイジタル画像シフト回路 | |
| JPS61281672A (ja) | 拡大、縮小機能付画像入力装置 | |
| JPH06350918A (ja) | 静止画処理方法 | |
| JPH06289846A (ja) | 動画像出力装置 | |
| JPS62128684A (ja) | 画像メモリ制御装置 |