JPS63204342A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンピュータなどを利用したシステム
におけるメモリ装置に関するものである。

従来の技術 従来のメモリ装置としては、例えばトランジスタ技術’
８３　、４月号Ｐ−３００−〜Ｐ−３０４−に示されて
いる。

第４図はこの従来のメモリ装置のブロック構成図を示す
ものであり、１はメモリ、２は共通ＢＵＳでマイクロコ
ンピュータなどから出力されるアドレスＢＵＳ　、デー
タＢＩＴＳなどで構成される。３はアドレスデコーダで
アドレスＢＵＳがメモリ１を選択していることを検出し
デコード信号ムを出力する。

以上の様に構成されるメモリ装置においては、マイクロ
コンピュータなどがメモリ１をアクセスするためにメモ
リ１の配置されるアドレス情報を共通ＢＵＳ２に出力す
ると、アドレスデコーダ３からデコード信号ムが出力さ
れ、メモリ１がアクセスされたアドレスからデータがデ
ータＢＵＳ（共通ＢｔｆＳ２）に出力され、マイクロコ
ンピュータなどは共通ＢＵＳ２上のデータを読込み所望
のデータを得ることができる。

発明が解決しようとする問題点 しかしながら上記の様な構成ではアドレスデコーダａに
よりメモリ１の配置アドレスが決定されてしまい、１台
のメモリ装置で構成される場合は良いがメモリの増設に
は不都合が生じる。従来の構成のメモリ装置を複数使用
したとき、メモリの配置アドレスが重なってしまう。

また各メモリ装置の配置アドレスが異なっていても、ア
ドレスデコーダによって一義的に配置アドレスが決定さ
れるため、複数のメモリ装置を連続的なアドレス空間に
配置しようとすると不可能な場合がある。

また配置アドレスを指示する方法としては、手動スイッ
チ（ディップスイッチなど）で設定するかボード上にジ
ャンパーを接続することがなされておシ、ＬＳＩの検査
装置など全メモリ領域に対してアクセスできるか否かテ
ストしようとするとき、全メモリ領域にメモリを実装す
るか、メモリ装置のメモリ容量を超えると前記手動方法
にょシ装置アドレスを切換えることが必要となるなどと
いった数多くの問題点を有していた。

本発明はかかる点に鑑み、複数台のメモリ装置でのシス
テム構成を可能にし、かつプログラマブルに各メモリ装
置のメモリ容量に応じたメモリ配置が可能なメモリ装置
を提供することを目的とする。

問題点を解決するための手段 本発明は、メモリ装置のメモリ容量を記憶するメモリ容
量記憶部と、メモリ装置の配置アドレスとメモリ容量を
決定するメモリアドレスレジスタと、どのメモリ装置の
前記メモリ容量記憶部と前記メモリアドレスレジスタを
選択していルカ示すカレントメモリ装置番号レジスタと
、各メモリ装置に割当てられるメモリ装置番号を設定す
るメモリ装置番号設定手段を各メモリ装置に備えたメモ
リ装置である。

作用 本発明は前記した構成により、メモリ装置番号設定手段
により設定されたメモリ装置番号と、カレントメモリ装
置番号レジスタに設定されるメモリ装置番号とが一致し
たメモリ装置のみメモリ容量記憶部やメモリアドレスレ
ジスタのアクセスを可能にすることによシ複数台のメモ
リ装置でのシステム構成が可能となり、メモリ容量記憶
部に記憶されるメモリ装置のメモリ容量に等しいかそれ
以下のメモリ容量と配置アドレスをメモリアドレスレジ
スタに設定することによりプログラマブルに各メモリ装
置のマツピングを行なう。

実施例 第１図は本発明の一実施例におけるメモリ装置のブロッ
ク構成図を示すものである。第１図において１０はメモ
リ、１１は共通ＢＵＳでマイクロコンピュータなどから
出力されるアドレスＢＵＳやデータＢＵＳなどで構成さ
れる。１２はメモリ装置の配置アドレスとメモリ容量を
決定するメモリアドレスレジスタ、１３はアドレス比較
器でアクセスされているメモリアドレスがメモリアドレ
スレジスタ１２に設定されている範囲内か否か検出し、
アドレス一致信号ａを出力する。１４はメモリアドレス
レジスタ１２へのデータ設定や後述するメモリ容量記憶
部１９のデータ読出しを行なうために現在どのメモリ装
置をアクセスしているかを示すカレントメモリ装置番号
レジスタ、１６はメモリ装置に割当てられるメモリ装置
番号を設定するメモリ装置番号設定手段でディップスイ
ッチやジャンパーピンなどで構成される。１６はメモリ
装置番号設定手段１６に設定されているメモリ装置番号
とカレントメモリ装置番号レジスタ１４に設定されてい
るメモリ装置番号とが一致しているか否かを検出するメ
モリ装置番号比較器でメモリ装置番号一致信号すを出力
する。１Ｔはメモリアドレスレジスタ１２．カレントメ
モリ装置番号レジスタ１４．後述するメモリ容量記憶部
１９がアクセスされていることを検出するレジスタ選択
回路で、メモリアドレスレジスタ１２がアクセスされて
いるときにはメモリアドレスレジスタ選択信号Ｃを、カ
レントメモリ装置番号レジスタ１４がアクセスされてい
るときにはカレントメモリ装置番号レジスタ選択信号ｄ
を、後述するメモリ容量記憶部１９がアクセスされてい
るときにはメモリ容量記憶部選択信号ｅを出力する。１
８はメモリ装置番号一致信号すとメモリアドレスレジス
タ選択信号Ｃが出力されているときのみメモ＋７７ドレ
スレジスタ１２のデータが設定される様制御するための
ゲート回路で、メモリアドレスレジスタ設定信号ｆを出
力する。１９はメモリ容量記憶部でメモリ装置のメモリ
容量を記憶している。

２ｏはメモリ容量記憶部選択信号ｅとメモリ装置番号一
致信号すが出力されているときのみメモリ容量記憶部１
９の内容を読込む（共通ＢＵＳ１１に出力する）様制御
するためのゲート回路でメモリ容量記憶部読出し信号ｇ
を出力する。

以上の様に機成された本実施例のメモリ装置について以
下その動作を説明する。

まずメモリ装置番号設定手段１６にメモリ装置番号を設
定する。次にメモリ装置番号と同じデータをカレントメ
モリ装置番号レジスタ１４に設定する。設定は共通ＢＵ
Ｓ１１上にカレントメモリ装置番号レジスタ１４をアク
セスするアドレスを出力すればレジスタ選択回路１７が
カレントメモリ装置番号レジスタ１４がアクセスされて
いることを検出しカレントメモリ装置番号レジスタ選択
信号ｄを出力される。本信号によりカレントメモリ装置
番号レジスタ１４にデータＢＵＳのデータが設定される
。

今メモリ装置番号設定手段１５で設定されているメモリ
装置番号と、カレントメモリ装置番号レジスタ１４に設
定されているメモリ装置番号が一致するのでメモリ装置
番号比較器１６はメモリ装置番号一致信号すを出力する
。

次にメモリアドレスレジスタ１２に配置したいメモリア
ドレスとメモリ容量を設定する。設定するに当たりメモ
リ装置のメモリ容量を調査する。

共通ＢＵＳ１１上にメモリ記憶部１９をアクセスするア
ドレスを出力するとレジスタ選択回路１７はメモリ記憶
部１９がアクセスされていることを検出しメモリ容量記
憶部選択信号θを出力する。

今メモリ装置番号一致信号すも出力されているのでゲー
ト回路２ｏはメモリ容量記憶部読出し信号ｆを出力し、
メモリ容量記憶部１９の内容は共通ＢＵＳ１１に出力さ
れ、メモリ装置のメモリ容量を知ることができる。次に
メモリアドレスレジスタ１２に配置したいメモリアドレ
スと、調査したメモリ容量を設定する。（調査したメモ
リ容量に一致しなくともかまわない）設定は共通ＢＵＳ
１１上にメモリアドレスレジスタ１２をアクセスするメ
モリアドレスを出力すると、レジスタ選択回路１７がそ
れを検出しメモリアドレスレジスタ選択信号Ｃを出力す
る。今メモリ装置番号一致信号すも出力されているので
ゲート回路１８はメモリアドレスレジスタ設定信号ｆを
出力し、メモリアドレスレジスタ１２に配置アドレス、
メモリ容量などが設定される。

メモリアクセスは次の様に行なわれる。マイクロコンピ
ュータなどがメモリ装置の配置されるメモリアドレスを
共通ＢＵＳ１１に出力するとアドレス比較器１３からア
ドレス一致信号ａが出力され、メモリ１０からデータが
共通ＢＵＳ１１に入出力され、マイクロコンピュータな
どは所望のデータを得ることができる。

第２図にメモリ装置が複数（例として２台、メモリ装置
１とメモリ装置２）で構成されるシステムでのメモリ装
置のブロック構成図を示す。第２図において、１１は共
通ＢＵＳ、１１０，１２０はメモリ、１１２，２１２は
メモリアドレスレジスタ、１１３．２ｊ３はアドレス比
較器、１１４゜２１４はカレントメモリ装置番号レジス
タ、１１６゜２１６はメモリ装置番号手段、１１６，２
１６はメモリ装置番号比較器、１１７，２１７はレジス
タ選択回路、１１８，２１８，１２０，２２０はゲート
回路、１９はメモリ容量記憶部である。

以上の様に構成された本実施例のメモリ装置について、
メモリ装置１（メモリ装置番号１、メモリ容量６４ＫＷ
）、メモリ装置２（メモリ装置番号２、メモリ容量２５
６ＫＷ）、カレントメモリ装置番号レジスタ１１４，２
１４のアドレスがｉ１０１００Ｘ”１ｏｏ”番地、メモ
リレジスタ１１３．２１３が同Ｘ”１０１”番地、メモ
リ容量記憶部１１９，２１９７５：同Ｘ′１１０２”番
地に割付けられているものとして説明する。

メモリ装置１のメモリ装置番号設定手段１１６にメモリ
装置番号″１”を設定、メモリ装置２にはメモリ装置番
号°′２”と、各メモリ装置具なったメモリ装置番号を
設定する。

−１ｆカレントメモリ装置番号レジスタ１１４゜２１４
に′ｔ１”を設定する。（ｉ　／　ＯＸ　”　１００”
番地にパ１”を書込む。）このときメモリ装置１のメモ
リ装置番号比較器１１６からはメモリ装置番号一致信号
すは出力されるが、メモリ装置２のメモリ装置番号比較
器２１６からはメモリ装置番号一致信号すは出力されな
い。

初めに各メモリ装置のメモリ容量を調査する。

ｉ　１０　Ｘ”１０２”番地を読込む、とメモリ装置１
のメモリ容量６４ＫＷを知ることができる。（レジスタ
選択回路１１７，２１７は共にメモリ容量記憶部選択信
号ｅが出力されるが、メモリ装置１しかメモリ装置番号
一致信号すが出力されていないのでゲート回路１２０か
らのみメモリ容量記憶部読出し信号ｇが出力され、メモ
リ容量記憶部１１９のデータが共通ＢＵＳ上に出力され
る。）次にカレントメモリ装置番号レジスタ１１４，２
１４に２”を設定する。（１１０Ｘ　”１　ｏｏ”番地
に２”を書込む。）メモリ装置１のときと同様に１１０
Ｘ″？１０２″番地を読込むとメモリ装置２のメモリ容
量２５６ＫＷを知ることができる。

（レジスタ選択回路１１７，２１７は共にメモリ容量記
憶部選択信号ｅが出力されるが、メモリ装置２のみメモ
リ装置番号一致信号すが出力されているので、ゲート回
路２２０のみメモリ容量記憶部読出し信号ｇが出力され
、メモリ容量記憶部１９のデータが共通ＢＵＳ１１上に
出力される。）ここで各メモリ装置をどうマツピングす
るか決定する。第３図にマツピング例を示す。メモリ装
置１をＸ“０”番地かう６４Ｋ　Ｗ　（〜Ｘ”Ｆ　Ｆ　
Ｆ　Ｆ”番地）、メモリ装置２をＸ″″’１００００”
番地から２５６ＫＷ（〜Ｘ　”２ＦＦＦＦ″番地）ニ設
定することにする。

まずカレントメモリ装置番号レジスタ１１４゜２１４に
１１”に設定し、（１１０Ｘ”１ｏＯ”番地に′慣”を
書き込み）メモリアドレスレジスタ１１２に配置アドレ
スｘｌｔｏ”番地、メモリ容量６４にＷを設定す、る。

（１１０Ｘ　”１０２”番地にＸ”ｏ”、６４ＫＷｔ”
書き込む。レジスタ選択回路１１７，２１７は共にメモ
リアドレスレジスタ選択信号Ｃを出力するが、メモリ装
置１のみメモリ装置番号一致信号すが出力されているの
で、ゲート回路１１８のみメモリアドレス設定信号ｆを
出力し、メモリアドレスレジスタ１１２にデータが設定
される。）次にメそり装置２の設定を行なう。メモリ装
置１のときと同様にカレントメモリ装置番号レジスタ１
１４，２１４に２”′を設定する。（１１０Ｘ　”１ｏ
ｏ”番地に°′２″を書き込む。メモリ装置２のみメモ
リ装置番号一致信号すが出力される。メモリアドレスレ
ジスタ２１２に配置アドレスＸ′ゝ１００００”番地、
メモリ容量２５６ＫＷ’ｉ設定する。　　（Ｌ　／　Ｏ
Ｘ　”　１０２　”番地にＸ″”１００００”、６４Ｋ
Ｗを書き込む。

レジスタ選択回路１１７，２１７は共にメモリアドレス
レジスタ選択信号Ｃが出力されるがメモリ装置２のみメ
モリ装置番号一致信号すが出力されてい−るので、ゲー
ト回路２１８のみメモリアドレスレジスタ設定信号ｆｆ
ｔ出力し、メモリアドレスレジスタ２１２にデータが設
定される。）ここでマイクロコンピュータなどがメモリ
Ｘ”ＳＯＯ”番地をアクセスするとメモリ装置１のアド
レス比較器１１３は、共通ＢＵＳのアドレス情報がメモ
リアドレスレジスタ１１２に設定されている範囲（Ｘ”
Ｏ”番地、６４ＫＷ分）となるのでアドレス一致信号ａ
を出力し、メモリ１１０は共通ＢＵＳにデータを入出力
する。またメモリ装置２の配置されるＸ”２３４５６”
番地がアクセスされるときは、共通ＢＵ８１１のアドレ
ス情報がメモリアドレスレジスタ２１２に設定されてい
る範囲（ｘ”１ｏｏｏｏ”、２５６ＫＷ）となるので、
アドレス比較器２１３はアドレス一致信号＆を出力しメ
モリ２１０は共通ＢＵＳ１１にデータを入出力する。

以上の様に本実施例によれば、メモリ装置の配置アドレ
スを決定するメモリアドレスレジスタをプログラマブル
に設定できる様にし、またメモリ装置のメモリ容量記憶
部を設け、メモリマツピングに反映でき、メモリアドレ
スを自由に配置することができる。

説明ではメモリ装置を２台で説明したが１台でも複数台
でも良い。また一旦メモリ容量を調査してからメモリマ
ツピングを行なったが、メモリ容量を調査しながらメモ
リマツピングを行なっても全く支障ない。

またマツピングは連続である必要はなく、メモリ容量の
設定もいくらでもかまわない。

発明の効果 す装置のメモリ容量が各々異なっていても複数台のメモ
リ装置でシステムを簡単に構成することができ、その実
用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のメモリ装置のブロッ
ク構成図、第２図は同実施例のメモリ装置が複数で構成
されるシステムでのメモリ装置のブロック構成図、第３
図は本実施例のメモリマツピング例の説明図、第４図は
従来のメモリ装置のブロック構成図である。 １２・・・・・・メモリアドレスレジスタ、１３・・・
・・・アドレス比較器、１４・・・・・・カレントメモ
リ装置番号レジスタ、１６・・・・・・メモリ装置番号
設定手段、１６・・・・・・メモリ装置番号比較器、１
７・・・・・・レジスタ選択回路、１９・・・・・・メ
モリ容量記憶部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第３図

Claims (1)

【特許請求の範囲】
1. メモリ装置のメモリ容量を記憶するメモリ容量記憶部と
   、メモリ装置の配置アドレスとメモリ容量を決定するメ
   モリアドレスレジスタと、アクセスされているメモリア
   ドレスが前記メモリアドレスレジスタに設定されている
   アドレス範囲内か否か検出するアドレス比較器と、前記
   メモリアドレスレジスタへのデータ設定や前記メモリ容
   量記憶部の内容を読出すためにどのメモリ装置をアクセ
   スしているかを示すカレントメモリ装置番号レジスタと
   、各メモリ装置に割当てられるメモリ装置番号を設定す
   るメモリ装置番号設定手段と、前記メモリ装置番号設定
   手段で設定されているメモリ装置番号と前記カレントメ
   モリ装置番号レジスタに設定されるメモリ装置番号とが
   一致しているか否か検出するメモリ装置番号比較器と、
   前記メモリ容量記憶部と前記メモリアドレスレジスタと
   前記カレントメモリ装置番号レジスタがアクセスされて
   いることを検出するレジスタ選択回路を各メモリ装置に
   具備することを特徴とするメモリ装置。