JPS63204492A - 携帯可能媒体用処理装置 - Google Patents
携帯可能媒体用処理装置Info
- Publication number
- JPS63204492A JPS63204492A JP62035918A JP3591887A JPS63204492A JP S63204492 A JPS63204492 A JP S63204492A JP 62035918 A JP62035918 A JP 62035918A JP 3591887 A JP3591887 A JP 3591887A JP S63204492 A JPS63204492 A JP S63204492A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- memory card
- portable medium
- algorithm
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
り発明の目的]
(産業上の利用分野)
本発明は、例えばICカードやメモリカード等の携帯可
能媒体を処理する携帯可能媒体用処理装置に関する。
能媒体を処理する携帯可能媒体用処理装置に関する。
(従来の技術)
近い将来の本格的なカード時代の到来を月差して各方面
においては、例えばICカードやメモリカード等の種々
の高性能な携帯可能媒体およびこれら携帯可能媒体の処
理装置の研究開発が盛んに進められている。ところで、
携帯可能媒体が本格的に広く普及するようになると、例
えば携帯可能媒体用処理装置の別用途の携帯可能媒体処
理への転用や携帯可能媒体の改良等に伴う!II!L
埋アルゴリズムの変更の場面が必然的に多くなることが
予想される。このため、携帯可能媒体用処理装置として
は処理アルゴリズムを容易に変更できるような機能を具
備することが肝要である。
においては、例えばICカードやメモリカード等の種々
の高性能な携帯可能媒体およびこれら携帯可能媒体の処
理装置の研究開発が盛んに進められている。ところで、
携帯可能媒体が本格的に広く普及するようになると、例
えば携帯可能媒体用処理装置の別用途の携帯可能媒体処
理への転用や携帯可能媒体の改良等に伴う!II!L
埋アルゴリズムの変更の場面が必然的に多くなることが
予想される。このため、携帯可能媒体用処理装置として
は処理アルゴリズムを容易に変更できるような機能を具
備することが肝要である。
(発明が解決しようとづる問題点)
一般に、処理アルゴリズムを変更するためには、携帯可
能媒体用処理装置内に実装されている処理アルゴリズム
が記憶されたROM等の記憶手段を取り換えればよいが
、この方法では、概して手間がかかる作業となることに
加えて、記憶手段たるROM自体、すなわち、ICその
ものの管理を必要とし、管理上やはり面倒である。
能媒体用処理装置内に実装されている処理アルゴリズム
が記憶されたROM等の記憶手段を取り換えればよいが
、この方法では、概して手間がかかる作業となることに
加えて、記憶手段たるROM自体、すなわち、ICその
ものの管理を必要とし、管理上やはり面倒である。
本発明は上記に鑑みてなされたもので、その目的として
は、処理アルゴリズムの変更を容易に行なえるようにし
た携帯可能媒体用処理装置を提供することにある。
は、処理アルゴリズムの変更を容易に行なえるようにし
た携帯可能媒体用処理装置を提供することにある。
[発明の構成1
(問題点を解決するための手段)
上記目的を達成するため、携帯可能媒体に対し所要の処
理を行なう装置において、本発明は、処理しようとする
携帯可能媒体を処理可能に電気的に接続づ゛る接続部が
処理の内容に応じて交換可能な構成であることを要旨と
する。
理を行なう装置において、本発明は、処理しようとする
携帯可能媒体を処理可能に電気的に接続づ゛る接続部が
処理の内容に応じて交換可能な構成であることを要旨と
する。
(作用)
本発明に係る携帯可能媒体用処理装置にあっては、処理
しようとする携帯可能媒体を処理可能に電気的に接続す
る接続部を処理の種類に応じて予め複数用意しておぎ、
実行しようとする処理の内容に応じて適宜交換するよう
にしている。
しようとする携帯可能媒体を処理可能に電気的に接続す
る接続部を処理の種類に応じて予め複数用意しておぎ、
実行しようとする処理の内容に応じて適宜交換するよう
にしている。
(実施例)
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の一実施例に係る携帯可能媒体用処理装
置(以下単に「処理装置Jと呼ぶ)の透視斜視図、第2
図はこの処理装置1の回路構成を示す図である。なお、
本実施例では処理対象の携帯可能媒体を、例えばその一
方の短辺に接続コネクタ3が構成されているメモリカー
ド5として説明する。
置(以下単に「処理装置Jと呼ぶ)の透視斜視図、第2
図はこの処理装置1の回路構成を示す図である。なお、
本実施例では処理対象の携帯可能媒体を、例えばその一
方の短辺に接続コネクタ3が構成されているメモリカー
ド5として説明する。
第1図において、処理装置1としては、メモリカード5
に対し処理を実行する本体部7と、メモリカード5を処
理するに際してメモリカード5を本体部7に対して電気
的に接続するための接続部9とに構成上大別される。
に対し処理を実行する本体部7と、メモリカード5を処
理するに際してメモリカード5を本体部7に対して電気
的に接続するための接続部9とに構成上大別される。
接続部9は、メモリカード5をその処理時に接続コネク
タ3において固持Δ−るメモリカード用コネクタ11と
、本体部7に対し装着固定状態を保持すると共に本体部
7との間で電気的接続状態を保持する本体部用コネクタ
13とを有する。この両コネクタ11.13は基板15
上に実装され、且つその各接続端子は基板15上で引き
回された配線を介して接続状態にある(第2図参照)。
タ3において固持Δ−るメモリカード用コネクタ11と
、本体部7に対し装着固定状態を保持すると共に本体部
7との間で電気的接続状態を保持する本体部用コネクタ
13とを有する。この両コネクタ11.13は基板15
上に実装され、且つその各接続端子は基板15上で引き
回された配線を介して接続状態にある(第2図参照)。
したがって、この両コネクタ11.13間においては、
所定の配線を介して互いに信号のやりとりが可能であり
、結果的にはメモリカード5と処理装置1との間での信
号のやりとりを可能にしているのである。
所定の配線を介して互いに信号のやりとりが可能であり
、結果的にはメモリカード5と処理装置1との間での信
号のやりとりを可能にしているのである。
また、接続部9は、その基板15上に本体部7にJ5け
るメモリカード5の処理アルゴリズムが記憶された記憶
手段(本実施例ではROM17とする)が実装されてい
る。このROM17は、基板15上の配線を介して本体
部用コネクタ13に接続されており(第2図参照)、必
要時には本体部7のCPU23からの処理アルゴリズム
の読込み要求に応じ得るにうになっている。
るメモリカード5の処理アルゴリズムが記憶された記憶
手段(本実施例ではROM17とする)が実装されてい
る。このROM17は、基板15上の配線を介して本体
部用コネクタ13に接続されており(第2図参照)、必
要時には本体部7のCPU23からの処理アルゴリズム
の読込み要求に応じ得るにうになっている。
したがって、第3図に示す如く、上述した如きh°11
成の接続部9であって記憶されている処理アルゴリズム
が夫々51ZなるROM17が実装されたbのを予め複
数用意しておき、必要に応じて適宜交換することで本体
部1台で多種類の処理に対応することができるのである
。
成の接続部9であって記憶されている処理アルゴリズム
が夫々51ZなるROM17が実装されたbのを予め複
数用意しておき、必要に応じて適宜交換することで本体
部1台で多種類の処理に対応することができるのである
。
本体部7は、メモリカード5に対し前述した接続部9内
のROM17から読み込んだ処理アルゴリズムに応じた
処理を実行するための回路が実装されたコントロール基
板19と、この基板19上に実装され、接続部9の本体
部用のコネクタ13との闇で接続がなされる接続部用コ
ネクタ21とを有する。コントロール基板19上に実装
されている回路としては、第2図に示す如く、処理を実
行するCPU23.種々の、データを一時記憶するRΔ
M25.ホストコンピュータ(図示せず)との間でデー
タの送受を行なうための伝送インターフェース27.キ
ーバッド(図示せず)との間でデータの送受を行なうキ
ーバッドインターフェース29とを右する構成である。
のROM17から読み込んだ処理アルゴリズムに応じた
処理を実行するための回路が実装されたコントロール基
板19と、この基板19上に実装され、接続部9の本体
部用のコネクタ13との闇で接続がなされる接続部用コ
ネクタ21とを有する。コントロール基板19上に実装
されている回路としては、第2図に示す如く、処理を実
行するCPU23.種々の、データを一時記憶するRΔ
M25.ホストコンピュータ(図示せず)との間でデー
タの送受を行なうための伝送インターフェース27.キ
ーバッド(図示せず)との間でデータの送受を行なうキ
ーバッドインターフェース29とを右する構成である。
次に本実施例の作用を説明する。
メモリカード5に対し処理を実行するに際し、利用者と
しては、まず複数用意されている接続部9からメモリカ
ード5に対し所望する処理に対応する処理アルゴリズム
を記憶したROM17を有する接続部9を選択し本体部
7に対し装着する。
しては、まず複数用意されている接続部9からメモリカ
ード5に対し所望する処理に対応する処理アルゴリズム
を記憶したROM17を有する接続部9を選択し本体部
7に対し装着する。
この後、本体部7への電源投入により、CPtJ23は
リセット(股、ROM17から処理アルゴリズムを読み
込んで所要の準備処理を行ない、メモリカード5の接続
待機状態となる。
リセット(股、ROM17から処理アルゴリズムを読み
込んで所要の準備処理を行ない、メモリカード5の接続
待機状態となる。
この状態でメモリカード5がメモリカード用コネクタ1
1に挿入接続されると、CPU 23は、先に読み込ん
だ処理アルゴリズムに従ってメモリカード5に対し以後
の処理を実行するのである。
1に挿入接続されると、CPU 23は、先に読み込ん
だ処理アルゴリズムに従ってメモリカード5に対し以後
の処理を実行するのである。
そして、このメモリカード5の処理終了侵、他のメモリ
カード5に対し別の処理を行なおうとするとぎには、所
要の接続部9を適宜選択して上述したと同様に処理を行
なうことで、所望の処理をメモリカード5に対し実行す
ることができる。
カード5に対し別の処理を行なおうとするとぎには、所
要の接続部9を適宜選択して上述したと同様に処理を行
なうことで、所望の処理をメモリカード5に対し実行す
ることができる。
したがって、本実施例によれば、必要に応じて所要の接
続部9を適宜交換するだけでメモリカード5に対し所望
の処理を実行でき、処理アルゴリズムの変更に要する作
業手間がかからない。加えて、接続部9自体が処理アル
ゴリズムを具備した一+iのアダプタとみることができ
るので、ROM単体で管理するよりも管理しやすいとい
う利点がある。
続部9を適宜交換するだけでメモリカード5に対し所望
の処理を実行でき、処理アルゴリズムの変更に要する作
業手間がかからない。加えて、接続部9自体が処理アル
ゴリズムを具備した一+iのアダプタとみることができ
るので、ROM単体で管理するよりも管理しやすいとい
う利点がある。
なお、前記ROM17に記憶される処理アルゴリズムと
しては、携帯可能媒体に対するデータの書込みおよび読
込みのブムグラムや、携帯可能媒体が特にICカードで
ある場合にはこのICカード内のCPUとのデータ通信
のためのプロトコル等を含むものである。
しては、携帯可能媒体に対するデータの書込みおよび読
込みのブムグラムや、携帯可能媒体が特にICカードで
ある場合にはこのICカード内のCPUとのデータ通信
のためのプロトコル等を含むものである。
また、本実施例では、処理対象をメモリカードとして説
明したが、処理対象である携帯可能媒体の接続コネクタ
の形状に応じたコネクタを右する接続部を複数用意する
ことによっては、処理対象がメモリカードに限定されな
いことはもちろんである。
明したが、処理対象である携帯可能媒体の接続コネクタ
の形状に応じたコネクタを右する接続部を複数用意する
ことによっては、処理対象がメモリカードに限定されな
いことはもちろんである。
し発明の効果コ
以上説明したように、本発明によれば、処理しようとす
る携帯可能媒体を処理可能に電気的に接続する接続部を
処理に応じて予め複数用意しでJ3き、実行しようとす
る処理の内容に応じて適宜交換するようにしているので
、処理アルゴリズムの変更を容易に行なうことができる
。
る携帯可能媒体を処理可能に電気的に接続する接続部を
処理に応じて予め複数用意しでJ3き、実行しようとす
る処理の内容に応じて適宜交換するようにしているので
、処理アルゴリズムの変更を容易に行なうことができる
。
第1図および第2図は本発明の一実施例に係る携帯可能
媒体用処理装置のそれぞれ構成図および回路ブロック図
、第3図は第1図の作用を説明するだめの図である。 1・・・処理装置 3・・・接続コネクタ5・・
・メモリカード 7・・・本体部9・・・接続部 11・・・メモリカード用コネクタ 13・・・本体部用コネクタ 15・・・基板 17・・・ROM19コント
ロールU板 21・・・接続部用コネクタ 23・・・CPIJ 25・・・RAM27・
・・伝送インターフェース 29・・・キーバッドインターフェース−23第2図
媒体用処理装置のそれぞれ構成図および回路ブロック図
、第3図は第1図の作用を説明するだめの図である。 1・・・処理装置 3・・・接続コネクタ5・・
・メモリカード 7・・・本体部9・・・接続部 11・・・メモリカード用コネクタ 13・・・本体部用コネクタ 15・・・基板 17・・・ROM19コント
ロールU板 21・・・接続部用コネクタ 23・・・CPIJ 25・・・RAM27・
・・伝送インターフェース 29・・・キーバッドインターフェース−23第2図
Claims (3)
- (1)携帯可能媒体に対し所要の処理を行なう装置にお
いて、処理しようとする携帯可能媒体を処理可能に電気
的に接続する接続部が処理の内容に応じて交換可能な構
成であることを特徴とする携帯可能媒体用処理装置。 - (2)前記接続部は、携帯可能媒体に対する処理のアル
ゴリズムの変更に応じて交換せしめられることを特徴と
する特許請求の範囲第1項に記載の携帯可能媒体用処理
装置。 - (3)前記接続部は、処理しようとする携帯可能媒体の
被接続部の形状に応じて交換せしめられることを特徴と
する特許請求の範囲第1項に記載の携帯可能媒体用処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62035918A JPS63204492A (ja) | 1987-02-20 | 1987-02-20 | 携帯可能媒体用処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62035918A JPS63204492A (ja) | 1987-02-20 | 1987-02-20 | 携帯可能媒体用処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204492A true JPS63204492A (ja) | 1988-08-24 |
Family
ID=12455414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62035918A Pending JPS63204492A (ja) | 1987-02-20 | 1987-02-20 | 携帯可能媒体用処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204492A (ja) |
-
1987
- 1987-02-20 JP JP62035918A patent/JPS63204492A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6389495B1 (en) | Dedicated circuit and method for enumerating and operating a peripheral device on a universal serial bus | |
| US6978319B1 (en) | Plug-and-play cable with protocol translation | |
| EP1139225B1 (en) | Portable electronic device comprising common serial bus connector | |
| US4752870A (en) | Decentralized information processing system and initial program loading method therefor | |
| EP1168150B1 (en) | Entertainment device, information processor, and portable recorder | |
| JPS63255759A (ja) | 制御システム | |
| JP2000196648A (ja) | 電子機器制御方法および電子機器制御装置 | |
| JPH07306831A (ja) | コンピュータネットワークシステム | |
| JPH117751A (ja) | ドライブ一体型ディスク | |
| JPS58217069A (ja) | マルチ・マイクロコンピユ−タの通信方式 | |
| JPS63204492A (ja) | 携帯可能媒体用処理装置 | |
| JPH1049478A5 (ja) | ||
| EP0821311A3 (en) | Data processing and communicating system with high throughput peripheral component interconnect bus | |
| JPS63205787A (ja) | 接続装置 | |
| JP3348176B2 (ja) | プログラマブルコントローラ | |
| KR100303299B1 (ko) | 멀티-터미네이션 방식을 수용할 수 있는 교환기 시스템과 스카시케이블 | |
| JPH08106432A (ja) | Dma制御回路 | |
| JPS615371A (ja) | Icカ−ド用インタフエ−ス | |
| JPH10161964A (ja) | 印刷ユニット用コントローラ | |
| KR960001245B1 (ko) | 범용 회로팩 단위 펌웨어 프로그래밍 장치 | |
| JPH0477816A (ja) | 印刷情報中継装置 | |
| JPS63236443A (ja) | デ−タ通信システム | |
| JPS62183088A (ja) | 文書作成編集装置 | |
| JPS63175957A (ja) | Icカ−ドのデ−タの一時記憶装置 | |
| JPH01184569A (ja) | データ伝送装置 |