JPS63205773A - イメ−ジ編集方式 - Google Patents
イメ−ジ編集方式Info
- Publication number
- JPS63205773A JPS63205773A JP3892587A JP3892587A JPS63205773A JP S63205773 A JPS63205773 A JP S63205773A JP 3892587 A JP3892587 A JP 3892587A JP 3892587 A JP3892587 A JP 3892587A JP S63205773 A JPS63205773 A JP S63205773A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- memory
- block
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
イメージ情報の編集処理におい′Ｃ、イメージ情報を格
納する画像メモリとイメージ情報を分割したイメージブ
ロックを格納するブロックメモリの間のデータ転送をＣ
Ｐｕを介さずＤＭＡ制御器とプログラム処理のバス制御
器によっ°Ｃ行うようにしてイメージ編集処理を筒車且
つ高速に行えるようにしたもの。
納する画像メモリとイメージ情報を分割したイメージブ
ロックを格納するブロックメモリの間のデータ転送をＣ
Ｐｕを介さずＤＭＡ制御器とプログラム処理のバス制御
器によっ°Ｃ行うようにしてイメージ編集処理を筒車且
つ高速に行えるようにしたもの。
本発明はマイクロプロセッサを用いたイメージ（画像）
情（Ｉの編集処理に係り、特にイメージ情報編集として
の分割したイメージ情報（ブロック）の合成および分離
処理方式に関する。
情（Ｉの編集処理に係り、特にイメージ情報編集として
の分割したイメージ情報（ブロック）の合成および分離
処理方式に関する。
プロセッサを用いたイメージ編集処理としては、画像処
理の高速化と高機能化が要求されるが、その反面、プロ
セッサの処理負担を軽減し、イメージ情報を分割したブ
ロック情報の合成及び切出しを節車陸つ高速に行う事が
出来るようにして、プロセッサの編集処理能力を向上さ
せることも望まれている。
理の高速化と高機能化が要求されるが、その反面、プロ
セッサの処理負担を軽減し、イメージ情報を分割したブ
ロック情報の合成及び切出しを節車陸つ高速に行う事が
出来るようにして、プロセッサの編集処理能力を向上さ
せることも望まれている。
従来のイメージ編集方式の構成を第４図に示す。
従来のイメージｍＷのためのデータ転送は、中央処理装
置ｃｐｕが、編集のための転送データを保有しているメ
モリ装置Ｍｌや入出力装置Ｉ１０を指定するアドレス信
号と読出し信号を出力して、ＣＰＵ内部のレジスタにデ
ータをロード後、転送データの送り先であるメモリ装置
１２を指定するアドレス信号と書込み信号および上記レ
ジスタの内容を出力してデータ転送を行っている。
置ｃｐｕが、編集のための転送データを保有しているメ
モリ装置Ｍｌや入出力装置Ｉ１０を指定するアドレス信
号と読出し信号を出力して、ＣＰＵ内部のレジスタにデ
ータをロード後、転送データの送り先であるメモリ装置
１２を指定するアドレス信号と書込み信号および上記レ
ジスタの内容を出力してデータ転送を行っている。
すなわら、ｃｐｕはデータ転送に必要なアドレス信号お
よび制御信号の出力に要する時間と同程度以上の時間を
転送回数の計算や転送のための処理に費やしている。
よび制御信号の出力に要する時間と同程度以上の時間を
転送回数の計算や転送のための処理に費やしている。
このような方式で大容量のデータを連続して転送する従
来のイメージ編集方式は、データ転送に要する時間とｃ
ｒ”ｕの負荷を著しく増加させる。
来のイメージ編集方式は、データ転送に要する時間とｃ
ｒ”ｕの負荷を著しく増加させる。
従って、イメージ編集を能率よく行う為、データ転送を
高速化することは容易でなく又システムの増設もＭ単に
は出来ないという問題がある。
高速化することは容易でなく又システムの増設もＭ単に
は出来ないという問題がある。
この問題はメモリ間のデータ転送をＣＰＵを介さずバス
経由で直接行うＤＭＡ制御により行う本発明によって解
決される。
経由で直接行うＤＭＡ制御により行う本発明によって解
決される。
本発明の構成を示す第１図の原理ブロック図において、
ｌは中央処理装置ＣＰｕを介さずにバスを経由してメモ
リ間のデータ転送を制御するイメージ編集用のＤＭＡ制
御器、 ２はＤＭＡ制御制御器用力により転送制御されるイメー
ジ情報（画像データ）を格納する画像メモリ、 ３は画像メモリ２の入出力画像データの送受信をＤＭＡ
ＩＩ制御器１の出力により行うデータ・トランシーバ、 ４は該データ・トランシーバ３の送受信するデータ（Ｄ
ＡＴＡ）をＤＭＡ制御器１の出力により、制御しブロッ
クデータ（ＤＡＴＡ Ａ）と、予め書き込まれたバス制
御信号（ＣＳＡ ）を出力するプログラマブルバス制御
器、 ５は該プログラマブルバス制御器４の出力するブロック
データ（ＤＡＴＡ Ａ）を、バス制御信号（ＣＳＡ）に
より格納するブロックメモリである。
リ間のデータ転送を制御するイメージ編集用のＤＭＡ制
御器、 ２はＤＭＡ制御制御器用力により転送制御されるイメー
ジ情報（画像データ）を格納する画像メモリ、 ３は画像メモリ２の入出力画像データの送受信をＤＭＡ
ＩＩ制御器１の出力により行うデータ・トランシーバ、 ４は該データ・トランシーバ３の送受信するデータ（Ｄ
ＡＴＡ）をＤＭＡ制御器１の出力により、制御しブロッ
クデータ（ＤＡＴＡ Ａ）と、予め書き込まれたバス制
御信号（ＣＳＡ ）を出力するプログラマブルバス制御
器、 ５は該プログラマブルバス制御器４の出力するブロック
データ（ＤＡＴＡ Ａ）を、バス制御信号（ＣＳＡ）に
より格納するブロックメモリである。
ＤＭＡ制御制御器用の出力するアドレス信号により、イ
メージ編集用のブロックメモリ５から画像メモリ２に対
して単純にイメージ情報のブロックデータＤＡＴＡ Ａ
の転送制御を行う。その際、ブロックメモリ５には、画
像データを分割したイメージ情報（イメージブロック）
が層積されており、プログラマブルバス制御器４は、予
めプロゲラ１、により書込まれた編集位置情報などの制
御信号ＣＳＡによりブロックデータＤＡＴＡへのデータ
バスを開閉してブロックメモリ５のデータの入出力制御
を行うことで一画面の編集処理を行う。
メージ編集用のブロックメモリ５から画像メモリ２に対
して単純にイメージ情報のブロックデータＤＡＴＡ Ａ
の転送制御を行う。その際、ブロックメモリ５には、画
像データを分割したイメージ情報（イメージブロック）
が層積されており、プログラマブルバス制御器４は、予
めプロゲラ１、により書込まれた編集位置情報などの制
御信号ＣＳＡによりブロックデータＤＡＴＡへのデータ
バスを開閉してブロックメモリ５のデータの入出力制御
を行うことで一画面の編集処理を行う。
また逆に、ＤＭＡ制御制御器用ログラマブルバス制御器
４の出力により、画像メモリ２のデータ０＾Ｔ＾をブロ
ックメモリ５に転送して、イメージ編集に必要なブロッ
クデータＤＡＴＡ Ａに分解して格納することも出来る
。
４の出力により、画像メモリ２のデータ０＾Ｔ＾をブロ
ックメモリ５に転送して、イメージ編集に必要なブロッ
クデータＤＡＴＡ Ａに分解して格納することも出来る
。
要するに、Ｄ Ｍ Ａ制御器ｌの送出するアドレス信号
とプログラマブルバス制御器４の予め書込まれた制御信
号によって、簡単にブロックメモリ５の入出力データバ
スを開閉して必要データをブロックメモリ５から画像メ
モリ２へ、又は画像メモリ２からブロックメモリ５へ転
送してイメージ編集を簡単に行うことが出来る。
とプログラマブルバス制御器４の予め書込まれた制御信
号によって、簡単にブロックメモリ５の入出力データバ
スを開閉して必要データをブロックメモリ５から画像メ
モリ２へ、又は画像メモリ２からブロックメモリ５へ転
送してイメージ編集を簡単に行うことが出来る。
本発明のイメージ編集方式は、上述の如く、中央処理装
置のプロセッサを介ざず簡単にメモリ間でデータ転送が
できるので、該プロセッサの負荷を重くすることなく、
転送速度を高速化することが容易であり又システムの増
設も節単にできて問題が解決される。
置のプロセッサを介ざず簡単にメモリ間でデータ転送が
できるので、該プロセッサの負荷を重くすることなく、
転送速度を高速化することが容易であり又システムの増
設も節単にできて問題が解決される。
第２図は本発明の実施例のイメージ編集方式の構成を示
すブロック図であって、第３図はその動作を説明するた
めのタイムチャートである。
すブロック図であって、第３図はその動作を説明するた
めのタイムチャートである。
第２図において、ＤＭＡ制御制御器用ＣＰＵがシステム
バスの専有Ｊｔｔを放棄している期間にメモリ間で直接
に高速データ転送できるイメージ編集用のＤＭＡコント
ローラ（ｆｌＭＡｃ）であって、画像メモリ２は・イメ
ージ編集用の画像データを格納するメモリである。
バスの専有Ｊｔｔを放棄している期間にメモリ間で直接
に高速データ転送できるイメージ編集用のＤＭＡコント
ローラ（ｆｌＭＡｃ）であって、画像メモリ２は・イメ
ージ編集用の画像データを格納するメモリである。
ブロックメモリ５は、画像データを分割したブロックデ
ータＤＡＴＡ Ａ、ＤＡＴＡ Ｂ 、Ｄ＾１’ＡＣを夫
々格納する５１，５２．５３のメモリＡ、メモυＢ、メ
モリＣであっ°ζ、画像メモリ２との間で、ＤＭＡ制御
器１の出力するアドレス信号により制御されイメージ編
集用データの転送を行う。
ータＤＡＴＡ Ａ、ＤＡＴＡ Ｂ 、Ｄ＾１’ＡＣを夫
々格納する５１，５２．５３のメモリＡ、メモυＢ、メ
モリＣであっ°ζ、画像メモリ２との間で、ＤＭＡ制御
器１の出力するアドレス信号により制御されイメージ編
集用データの転送を行う。
データ・トランシーバ３は、画像メモリ２のデータ１）
ＡＴ八とフ゛ロンクメモリ５のメモリ八、Ｂ、Ｃのフ゛
ロックデータＤＡＴＡ Ａ、ＯＡ’ｒＡ Ｂ 、ＤＡＴ
Ａ Ｃの送受信を司る送受信器であって、やはり、叶へ
制御器ｌの送出するアドレス信号により制御されζ行う
。
ＡＴ八とフ゛ロンクメモリ５のメモリ八、Ｂ、Ｃのフ゛
ロックデータＤＡＴＡ Ａ、ＯＡ’ｒＡ Ｂ 、ＤＡＴ
Ａ Ｃの送受信を司る送受信器であって、やはり、叶へ
制御器ｌの送出するアドレス信号により制御されζ行う
。
プログラマブルバス制御器４は、４１，４２．４３の制
御器Ａ 、Ｉｔ、Ｃからなり、予めプログラムにより書
込まれた編集位置情報などの制御信号ＣＳＡ 、Ｃ５Ｂ
、ＣＳＣによりブロックデータＤＡＴＡ Ａ、ＤＡＴＡ
Ｂ 、ＤＡＴＡ Ｃの人出力データパスを開閉してブ
ロックメモリ５のブロックデータの人出力制御を行う。
御器Ａ 、Ｉｔ、Ｃからなり、予めプログラムにより書
込まれた編集位置情報などの制御信号ＣＳＡ 、Ｃ５Ｂ
、ＣＳＣによりブロックデータＤＡＴＡ Ａ、ＤＡＴＡ
Ｂ 、ＤＡＴＡ Ｃの人出力データパスを開閉してブ
ロックメモリ５のブロックデータの人出力制御を行う。
この各データバスの開閉もＤＭＡ制御制御器用力するア
ドレス信号により制御されて行われる。
ドレス信号により制御されて行われる。
イメージ編集の動作を説明すると、ブロックメモリ５の
メモリＡ、Ｂ、Ｃには、前述の如く、イメージ編集に必
要な分割されたイメージ情報（ブロックデータ）が蓄積
されており、プログラマブルバス制御器４の制御器Ａ
、Ｂ、Ｃが、予め書込まれた編集位置情報Ｃ５Ａ 、Ｃ
３Ｉ３．ＣＳＣとＤ Ｍ Ａ制御器ｌの出力する°Ｉ′
ドレス信号により、その各データバスを開閉してブロッ
クメモリ５の各メモリＡ、Ｂ。
メモリＡ、Ｂ、Ｃには、前述の如く、イメージ編集に必
要な分割されたイメージ情報（ブロックデータ）が蓄積
されており、プログラマブルバス制御器４の制御器Ａ
、Ｂ、Ｃが、予め書込まれた編集位置情報Ｃ５Ａ 、Ｃ
３Ｉ３．ＣＳＣとＤ Ｍ Ａ制御器ｌの出力する°Ｉ′
ドレス信号により、その各データバスを開閉してブロッ
クメモリ５の各メモリＡ、Ｂ。
Ｃのブ［！ツクデータの出力制御を行うことで一画面の
編集処理を行う。
編集処理を行う。
また逆に、画像メモリ２の格納している画像データを、
ｌ）ＭＡ制御器ｌのアドレス信号とプログラマブルバス
制御器５１〜５３の編集位置情報ＣＳＡ 、ＣＳＢ、Ｃ
ＳＣにより、ブロックメモリ５のメモリＡ 、Ｂ、Ｃに
転送してイメージ編集に必要なブロックデータに分解し
て格納することが出来る。
ｌ）ＭＡ制御器ｌのアドレス信号とプログラマブルバス
制御器５１〜５３の編集位置情報ＣＳＡ 、ＣＳＢ、Ｃ
ＳＣにより、ブロックメモリ５のメモリＡ 、Ｂ、Ｃに
転送してイメージ編集に必要なブロックデータに分解し
て格納することが出来る。
第３図の動作タイムチャートにおいて、■はイメージ編
集のＤＭＡ制御器（ＤＭＡＣ）の送出するアドレス信号
であって、■はプログラマブルバス制御器＾、［１，Ｃ
に予め占き込まれた編集位置情報の制御（５号ＣＳへ、
Ｃ５Ｂ、 ＣＳＣである。
集のＤＭＡ制御器（ＤＭＡＣ）の送出するアドレス信号
であって、■はプログラマブルバス制御器＾、［１，Ｃ
に予め占き込まれた編集位置情報の制御（５号ＣＳへ、
Ｃ５Ｂ、 ＣＳＣである。
■はブｉ：Ｊ 、、クメモリへ、ｎ、ｃに夫々格納され
ているイメージ編集データＤＡ１’Ａ Ａ、ＤＡＴＡ
［１、ＤＡＴＡ Ｃであって、■はＤＭＡ制御器（ＤＭ
ＡＣ）の送出するアドレス信号■とプログラマブルバス
制御器Ａ、Ｂ、Ｃの編集位置情報■のＣ５Ａ、 Ｃ５Ｂ
、 Ｃ５Ｃによって制御され、ブロックメモリ ＾、Ｂ
、ＣのデータＤＡＴＡ Ａ、ＤＡＴＡ Ｂ 、ＤＡＴＡ
Ｃが編集されて画像メモリ２へ転送されるイメージ情
報（画像）データである。
ているイメージ編集データＤＡ１’Ａ Ａ、ＤＡＴＡ
［１、ＤＡＴＡ Ｃであって、■はＤＭＡ制御器（ＤＭ
ＡＣ）の送出するアドレス信号■とプログラマブルバス
制御器Ａ、Ｂ、Ｃの編集位置情報■のＣ５Ａ、 Ｃ５Ｂ
、 Ｃ５Ｃによって制御され、ブロックメモリ ＾、Ｂ
、ＣのデータＤＡＴＡ Ａ、ＤＡＴＡ Ｂ 、ＤＡＴＡ
Ｃが編集されて画像メモリ２へ転送されるイメージ情
報（画像）データである。
本実施例は、ＤＭＡ制御器（ＤＭＡＣ）の送出するアド
レス信号■とプログラマブルバス制御器Ａ、 Ｂ、 Ｃ
の編集位置情報■よって、ブロックメモリＡ、Ｂ、Ｃの
フ゛ロックデータＤＡＴＡ Ａ、ＤＡＴＡ Ｂ 、０八
ＴＡ Ｃ■を簡単に編集してイメージデータ■として画
像メモリ２へ転送格納する、又は画像メモリ２の格納デ
ータ■をブロックメモリ４１〜４３へ転送し分解し”で
ブロックメモリ Ａ、Ｂ、Ｃのフ゛ロックデータＤＡＴ
へへ、 ＤＡＴ八Ｂへ、ＤＡＴＡ Ｃ■として格納する
。
レス信号■とプログラマブルバス制御器Ａ、 Ｂ、 Ｃ
の編集位置情報■よって、ブロックメモリＡ、Ｂ、Ｃの
フ゛ロックデータＤＡＴＡ Ａ、ＤＡＴＡ Ｂ 、０八
ＴＡ Ｃ■を簡単に編集してイメージデータ■として画
像メモリ２へ転送格納する、又は画像メモリ２の格納デ
ータ■をブロックメモリ４１〜４３へ転送し分解し”で
ブロックメモリ Ａ、Ｂ、Ｃのフ゛ロックデータＤＡＴ
へへ、 ＤＡＴ八Ｂへ、ＤＡＴＡ Ｃ■として格納する
。
本実施例のイメージ編集方式は、上述の如くプロセッサ
を介さず簡単にメモリ間でデータ転送ができるので、プ
ロセッサの負荷を重くすることな（、転送速度を高速化
することが容易であり、又システム増設も簡単に出来て
問題がない。
を介さず簡単にメモリ間でデータ転送ができるので、プ
ロセッサの負荷を重くすることな（、転送速度を高速化
することが容易であり、又システム増設も簡単に出来て
問題がない。
以上説明した如く、本発明によれば、イメージ編集方式
におけるメモリ間のデータ転送をプロセッサの負荷を重
くすることな（、高速化、大規模化することが出来る効
果が得られる。
におけるメモリ間のデータ転送をプロセッサの負荷を重
くすることな（、高速化、大規模化することが出来る効
果が得られる。
第１図は本発明のイメージ編集方式の構成を示す原理ブ
ロック図、 第２図は本発明の実施例のイメージ編集方式の構成を示
すブロック図、 第３図は本発明の実施例のイメージ編集方式の動作を説
明するためのタイムチャート、第４図は従来例のイメー
ジ編集方式の構成を示すブロック図である。 第１図、第２図において、 ｌはＤ Ｍ Ａ制御器、 ２は画像メモリ、 ３はデータ・トランシーバ、 ４．４１〜４３はプ１：１グラマプルバス制御器、５．
５１〜５３はブロックメモリである。 第 １ 図 第 ２１￥１
ロック図、 第２図は本発明の実施例のイメージ編集方式の構成を示
すブロック図、 第３図は本発明の実施例のイメージ編集方式の動作を説
明するためのタイムチャート、第４図は従来例のイメー
ジ編集方式の構成を示すブロック図である。 第１図、第２図において、 ｌはＤ Ｍ Ａ制御器、 ２は画像メモリ、 ３はデータ・トランシーバ、 ４．４１〜４３はプ１：１グラマプルバス制御器、５．
５１〜５３はブロックメモリである。 第 １ 図 第 ２１￥１
Claims (1)
- 【特許請求の範囲】 中央処理装置ＣＰＵを介さずバスを経由してメモリ間の
データ転送を制御するＤＭＡ制御器（１）と、 該ＤＭＡ制御器（１）の出力により転送制御されるイメ
ージ情報（画像データ）を格納する画像メモリ（２）と
、 該画像メモリ（２）の格納する画像データを前記ＤＭＡ
制御器（１）の出力によりデータバス上で送受信するデ
ータ・トランシーバ（３）と、該データ・トランシーバ
（３）の送受信するデータ（ＤＡＴＡ）をＤＭＡ制御器
（１）の出力により制御しブロックデータ（ＤＡＴＡＡ
）と予め書き込まれたバス制御信号（ＣＳＡ）を出力す
るプログラマブルバス制御器（５）と、 該プログラマブルバス制御器（５）の出力するブロック
データ（ＤＡＴＡＡ）をバス制御信号（ＣＳＡ）により
格納するブロックメモリ（４）とを具え、前記画像メモ
リ（２）とブロックメモリ（４）の間のデータ転送を前
記ＤＭＡ制御器（１）とプログラマブルバス制御器（５
）の出力により行うことを特徴とするイメージ編集方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3892587A JPS63205773A (ja) | 1987-02-20 | 1987-02-20 | イメ−ジ編集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3892587A JPS63205773A (ja) | 1987-02-20 | 1987-02-20 | イメ−ジ編集方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63205773A true JPS63205773A (ja) | 1988-08-25 |
Family
ID=12538802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3892587A Pending JPS63205773A (ja) | 1987-02-20 | 1987-02-20 | イメ−ジ編集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63205773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004032054A1 (ja) * | 2002-10-04 | 2004-04-15 | Sony Corporation | 画像処理装置および画像処理方法 |
-
1987
- 1987-02-20 JP JP3892587A patent/JPS63205773A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004032054A1 (ja) * | 2002-10-04 | 2004-04-15 | Sony Corporation | 画像処理装置および画像処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6356747A (ja) | デ−タ処理装置 | |
| JPS63205773A (ja) | イメ−ジ編集方式 | |
| JPS6016997Y2 (ja) | サ−キュラ・キュウ構造 | |
| JP2767811B2 (ja) | ビデオデータ処理装置 | |
| JP2585852B2 (ja) | バッファ制御方式 | |
| JP2007206924A (ja) | 演算処理システム | |
| JPS6381557A (ja) | デユアルポ−トメモリ | |
| JPH09282102A (ja) | 磁気ディスク制御装置 | |
| JPS6120024B2 (ja) | ||
| JPH06314251A (ja) | Ｓｃｓｉデータ転送装置 | |
| JP2589205B2 (ja) | 通信制御システム | |
| JP3078594B2 (ja) | 画像記憶装置 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPH01296303A (ja) | Ｐｃのデータ転送制御方式 | |
| JPH09128030A (ja) | 数値制御装置の高速化方法 | |
| JPH06131292A (ja) | データ転送方式 | |
| JPS6368955A (ja) | 入出力制御装置 | |
| JPH0236454A (ja) | 主記憶制御装置間バス制御方式 | |
| JPH01295333A (ja) | マイクロコンピュータシステム | |
| JPS5840618A (ja) | プロセス入出力制御方式 | |
| JPH0512183A (ja) | データ転送方式 | |
| JPH03171353A (ja) | 入出力制御装置 | |
| JPH0381854A (ja) | メモリアクセス方式 | |
| JPH0325539A (ja) | 記憶装置 | |
| JPH0520165A (ja) | システムバス制御装置 |