JPS63206852A - シングルチツプｌｓｉ - Google Patents
シングルチツプｌｓｉInfo
- Publication number
- JPS63206852A JPS63206852A JP62039267A JP3926787A JPS63206852A JP S63206852 A JPS63206852 A JP S63206852A JP 62039267 A JP62039267 A JP 62039267A JP 3926787 A JP3926787 A JP 3926787A JP S63206852 A JPS63206852 A JP S63206852A
- Authority
- JP
- Japan
- Prior art keywords
- program
- port
- rom
- data
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＰＵ 、ＲＡＭ、ＲＯＭ、Ｉ／Ｏポート等
を１つのチップ上に形成して成るシングルチップＬＳＩ
に関する。
を１つのチップ上に形成して成るシングルチップＬＳＩ
に関する。
シングルチップＬＳＩには、演算部であるＣＰＵ。
書き込み・読み出し可能なメモリであるＲＡＭ。
データを格納・保持してお（ためのＲＯＭ、処理プログ
ラムを格納しておくためのＲＯＭおよび外部とのデータ
入出力を行うためのＩ１０ポート等が１つのチップ上に
搭載されており、Ｉ／Ｏポートを介して入力したデータ
を、ＣＰＵがプログラム用ＲＯＭに格納されているプロ
グラムに基づいて、ＲＡＭ及びデータ格納・保持用ＲＯ
Ｍに格納されているデータと共に処理し、処理したデー
タをＩ／Ｏポートから外部に出力するように動作する。
ラムを格納しておくためのＲＯＭおよび外部とのデータ
入出力を行うためのＩ１０ポート等が１つのチップ上に
搭載されており、Ｉ／Ｏポートを介して入力したデータ
を、ＣＰＵがプログラム用ＲＯＭに格納されているプロ
グラムに基づいて、ＲＡＭ及びデータ格納・保持用ＲＯ
Ｍに格納されているデータと共に処理し、処理したデー
タをＩ／Ｏポートから外部に出力するように動作する。
上記のようなシングルチップＬＳＩを、ＩＣカードのよ
うな媒体に組み込んで用いる場合、ＣＰＵの処理プログ
ラムを格納するＲＯＭは、マスクＲＯＭ、あるいは書き
換え可能な、例えばＥ”ＦＲＯＭ、ＥＰＲＯＭを使用し
、データ線やアドレス線によって特定用途の処理用プロ
グラムを書き込みＩＣカードのカード基板に実装する段
階では、ＩＣカードとしての必要端子（例えば５本）の
みを残しておくのみである。
うな媒体に組み込んで用いる場合、ＣＰＵの処理プログ
ラムを格納するＲＯＭは、マスクＲＯＭ、あるいは書き
換え可能な、例えばＥ”ＦＲＯＭ、ＥＰＲＯＭを使用し
、データ線やアドレス線によって特定用途の処理用プロ
グラムを書き込みＩＣカードのカード基板に実装する段
階では、ＩＣカードとしての必要端子（例えば５本）の
みを残しておくのみである。
ＩＣカードに実装するＬＳＩに搭載するプログラム用Ｒ
ＯＭは、製造段階で書き込んだ後に該ＩＣカードに実装
した後は、一般に書き換えはできず、別の用途に該ＩＣ
カードを用いようとする場合には、別途用意したＲＯＭ
を搭載したシングルチップＬＳＩｆｆ：実装する必要が
ある。
ＯＭは、製造段階で書き込んだ後に該ＩＣカードに実装
した後は、一般に書き換えはできず、別の用途に該ＩＣ
カードを用いようとする場合には、別途用意したＲＯＭ
を搭載したシングルチップＬＳＩｆｆ：実装する必要が
ある。
最近は、製品化後のＩＣカードをユーザが、自身の用途
に合わせて、そのプログラムを書き換えたり、一つの用
途から他の用途へ用途変更をしたいという要望がある。
に合わせて、そのプログラムを書き換えたり、一つの用
途から他の用途へ用途変更をしたいという要望がある。
そのため、上記プログラム用ＲＯＭを書き換え可能なＲ
ＯＭとして対応できそうであるが、ＩＣカードに実装し
た後での書き換えのために、例えば８ビツトのデータ線
、１６ビツトのアドレス線をカード基体に引き出してお
くことは現実的でない。
ＯＭとして対応できそうであるが、ＩＣカードに実装し
た後での書き換えのために、例えば８ビツトのデータ線
、１６ビツトのアドレス線をカード基体に引き出してお
くことは現実的でない。
なお、このようなシングルチップＬＳＩは既に知られて
いるので、改めて文献を挙げない。
いるので、改めて文献を挙げない。
上記したように、従来技術においては、シングルチップ
ＬＳ ＩＫ搭載したプログラム格納用ＲＯＭを書き換え
る為には、書き換えのためのデータ端子、アドレス端子
を設けておく必要があり、ＩＣカード等の媒体に実装し
た場合のようなＬＳＩにおいてはＩＣカードとしての端
子の外に上記のような端子を別途設けることは現実的で
ない。
ＬＳ ＩＫ搭載したプログラム格納用ＲＯＭを書き換え
る為には、書き換えのためのデータ端子、アドレス端子
を設けておく必要があり、ＩＣカード等の媒体に実装し
た場合のようなＬＳＩにおいてはＩＣカードとしての端
子の外に上記のような端子を別途設けることは現実的で
ない。
本発明は、シングルチップＬＳＩに搭載するプログラム
格納用ＲＯＭを書き換え可能ＲＯＭとし、ユーザが任意
にその内容を書き換えできるようにしたシングルチップ
ＬＳＩを提供することを目的とする。
格納用ＲＯＭを書き換え可能ＲＯＭとし、ユーザが任意
にその内容を書き換えできるようにしたシングルチップ
ＬＳＩを提供することを目的とする。
上記目的は、プログラム格納用ＲＯＭを書き換え可能な
ＲＯＭであるＥ”ＦＲＯＭ、あるいはＥＰＲＯＭとする
と共１７Ｃ，該プログラム書き換え用のプログラムを格
納したＲＯＭを搭載させたシングルチップＬＳＩとし、
該プログラムを外部から入力するためのシリアルＩ／Ｏ
ポートを設けることにより達成される。
ＲＯＭであるＥ”ＦＲＯＭ、あるいはＥＰＲＯＭとする
と共１７Ｃ，該プログラム書き換え用のプログラムを格
納したＲＯＭを搭載させたシングルチップＬＳＩとし、
該プログラムを外部から入力するためのシリアルＩ／Ｏ
ポートを設けることにより達成される。
プログラム書き換え用プログラムを内蔵させたため、シ
リアルＩ／Ｏポートから入力させた新らたなプログラム
を該プログラム書き換え用プログラムによってプログラ
ム格納用ＲＯＭに格納させて、シングルチップＬＳＩに
新らたな処理機能を付与できる。
リアルＩ／Ｏポートから入力させた新らたなプログラム
を該プログラム書き換え用プログラムによってプログラ
ム格納用ＲＯＭに格納させて、シングルチップＬＳＩに
新らたな処理機能を付与できる。
以下、本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例を示す構成図であって、ｌは
シングルチップＬＳＩ、２はプログラム書き換え用プロ
グラムを格納するＲＯＭ（以下、これをブート、ＲＯＭ
と称す）、３は入出力用のシリアルＩ１０ポート、４は
ＲＡＭ、５はプログラム格納用Ｅ鵞ＰＲＯＭ１６はＣＰ
Ｕ、７はデータ格納・保持用Ｅ”ＦＲＯＭである。
シングルチップＬＳＩ、２はプログラム書き換え用プロ
グラムを格納するＲＯＭ（以下、これをブート、ＲＯＭ
と称す）、３は入出力用のシリアルＩ１０ポート、４は
ＲＡＭ、５はプログラム格納用Ｅ鵞ＰＲＯＭ１６はＣＰ
Ｕ、７はデータ格納・保持用Ｅ”ＦＲＯＭである。
同図において、シングルチップＬＳＩＩはＩＣカード用
ＬＳＩであり、ＩＣカードとしての動作は、従来と同様
であるので詳しい説明は省略する。
ＬＳＩであり、ＩＣカードとしての動作は、従来と同様
であるので詳しい説明は省略する。
Ｅ寅ＦＲＯＭ ５にはＣＰＵ６の処理のためのプログラ
ムが格納されており、シリアルＩ／Ｏポート３を介して
入力するデータなＥｔＦＲＯＭ７に格納保持されている
データを用いて処理し、シリアルＩ１０ポート３を介し
て外部へ出力する。なお、ＲＡＭ４は、入力データ・出
力データの保持等を行うものである。
ムが格納されており、シリアルＩ／Ｏポート３を介して
入力するデータなＥｔＦＲＯＭ７に格納保持されている
データを用いて処理し、シリアルＩ１０ポート３を介し
て外部へ出力する。なお、ＲＡＭ４は、入力データ・出
力データの保持等を行うものである。
この様な構成において、ブートＲＯＭ２には、プログラ
ム格納用Ｅ’ＦＲＯＭ５にプログラムを書き込むための
プログラムが格納されており、シリアルＩ／Ｏポート３
を介して入力される新らたなプログラムなＣＰＵ６の制
御によりＥ”ＦＲＯＭ５に書き込んだり、書き込まれた
プログラムをベリファイする手順がファームウェアとし
て保持されている。
ム格納用Ｅ’ＦＲＯＭ５にプログラムを書き込むための
プログラムが格納されており、シリアルＩ／Ｏポート３
を介して入力される新らたなプログラムなＣＰＵ６の制
御によりＥ”ＦＲＯＭ５に書き込んだり、書き込まれた
プログラムをベリファイする手順がファームウェアとし
て保持されている。
第２図はプログラム格納用Ｅ”ＦＲＯＭにホストコンピ
ュータから転送されるプログラムを書き込んで書き換え
を行う構成を示すブロック図であって、８はシングルチ
ップＬＳＩＩのパス、９はホストコンピュータ、第】図
と同一符号は同一部分に対応する。
ュータから転送されるプログラムを書き込んで書き換え
を行う構成を示すブロック図であって、８はシングルチ
ップＬＳＩＩのパス、９はホストコンピュータ、第】図
と同一符号は同一部分に対応する。
第３図は第２図の構成においてプログラム格納用Ｅ”Ｆ
ＲＯＭのプログラムを書き換える手順を説明する流れ図
である。
ＲＯＭのプログラムを書き換える手順を説明する流れ図
である。
第２図、第３図において、シングルチップＬＳＩはホス
トコンピュータ９に対して、シリアルエ／Ｏポート３を
介して結合され、書き換えプログラムは該ホストコンピ
ュータ９から転送される。
トコンピュータ９に対して、シリアルエ／Ｏポート３を
介して結合され、書き換えプログラムは該ホストコンピ
ュータ９から転送される。
シングルチップＬＳＩが起動すると（ステップｌ）ブー
トＲＯＭ２に制御が移る（ステップ２）。ここでシリア
ルＩ／Ｏポート３の初期設定、各種パラメータ等の初期
設定が行なわれ、シリアルＩ／Ｏポート３からデータが
入力されるのを待つ。ホストコンピュータ９からシリア
ルＩ／Ｏポート３を介してプログラム書き込みスタート
信号がくると、ＣＰＵ６はシリアルＩ／Ｏポート３から
そのデータを読む（ステップ３）。ＣＰＵ６は入力した
データがプログラム書き込み信号であるか否かを判断し
、プログラム書き込み信号であると判断した場合は、シ
リアルＩ１０ポート３からホストコンピュータ９から転
送されるプログラムを読み（ステップ４，５）、プログ
ラム書き込み信号でないと判断した場合はすでにＥ”Ｆ
ＲＯＭ５にプログラムが書き込まれているとみなし、Ｅ
”ＦＲＯＭのプログラムを起動し、通常のＩＣカードと
してシリアルＩ１０ポートを通してホストコンピュータ
９と交信する（ステップ４，９）。
トＲＯＭ２に制御が移る（ステップ２）。ここでシリア
ルＩ／Ｏポート３の初期設定、各種パラメータ等の初期
設定が行なわれ、シリアルＩ／Ｏポート３からデータが
入力されるのを待つ。ホストコンピュータ９からシリア
ルＩ／Ｏポート３を介してプログラム書き込みスタート
信号がくると、ＣＰＵ６はシリアルＩ／Ｏポート３から
そのデータを読む（ステップ３）。ＣＰＵ６は入力した
データがプログラム書き込み信号であるか否かを判断し
、プログラム書き込み信号であると判断した場合は、シ
リアルＩ１０ポート３からホストコンピュータ９から転
送されるプログラムを読み（ステップ４，５）、プログ
ラム書き込み信号でないと判断した場合はすでにＥ”Ｆ
ＲＯＭ５にプログラムが書き込まれているとみなし、Ｅ
”ＦＲＯＭのプログラムを起動し、通常のＩＣカードと
してシリアルＩ１０ポートを通してホストコンピュータ
９と交信する（ステップ４，９）。
上記ステップ５でプログラムを読んだ後、ＣＰＵ６はＥ
”ＦＲＯＭ５に該プログラムを書き込み、ホストコンピ
ュータ９からプログラムデータが送られてくるたびＫそ
れをＥ”ＦＲＯＭ５に書き、ベリファイして（ステップ
７）、その結果をホストコンピュータ９に返送する動作
を行い、プログラムデータの転送が終了するまで、これ
を（り返す。
”ＦＲＯＭ５に該プログラムを書き込み、ホストコンピ
ュータ９からプログラムデータが送られてくるたびＫそ
れをＥ”ＦＲＯＭ５に書き、ベリファイして（ステップ
７）、その結果をホストコンピュータ９に返送する動作
を行い、プログラムデータの転送が終了するまで、これ
を（り返す。
プログラムの転送が終了し℃、その書き込みが完了する
と（ステップ８）、以降は通常のＩＣカードとしてシリ
アルＩ／Ｏポート３を介してホストコンピュータ９と交
信する（ステップ９）。
と（ステップ８）、以降は通常のＩＣカードとしてシリ
アルＩ／Ｏポート３を介してホストコンピュータ９と交
信する（ステップ９）。
以上のように、この発明によるシングルチップＬＳＩは
、そのシリアルＩ／Ｏポートに対し、公知のＲ８−２３
２等のシリアル通信線を介して簡単にそのプログラムを
書き換えすることができる。
、そのシリアルＩ／Ｏポートに対し、公知のＲ８−２３
２等のシリアル通信線を介して簡単にそのプログラムを
書き換えすることができる。
上記シリアルＩ／Ｏポートは、プログラム書き換え用の
専用ポートを設けてもよいが、ＩＣカードの場合は、そ
の規格として設けられているデータ用のポートを兼用す
れば、特に専用ポートを設けることなく、外観上は従来
のＩＣカードと同一のものとすることができる。
専用ポートを設けてもよいが、ＩＣカードの場合は、そ
の規格として設けられているデータ用のポートを兼用す
れば、特に専用ポートを設けることなく、外観上は従来
のＩＣカードと同一のものとすることができる。
上記実施例では、プログラム格納用ＲＯＭとしてのＥ”
ＦＲＯＭ５とデータ格納・保持用のＥ”ＰＲムを格納す
る様に構成してもよい。また、上記のＥ’ＦＲＯＭ５に
替えて、ＦＲＯＭあるいはＲＡＭを用いてもよい。
ＦＲＯＭ５とデータ格納・保持用のＥ”ＰＲムを格納す
る様に構成してもよい。また、上記のＥ’ＦＲＯＭ５に
替えて、ＦＲＯＭあるいはＲＡＭを用いてもよい。
また、Ｅ”ＦＲＯＭは何回でも書き換えが可能なもので
あるが、１回又は２回の書き換えの後は、ブートＲＯＭ
のアクセスを禁止して、不法に書き換えができないよう
にすることもできる。通常のＩＣカードは、ユーザの希
望するプログラムを出荷段階で格納するための書き換え
を行うことで足りるので、上記書き換えを、該Ｅ”ＦＲ
ＯＭの内容がすべて１６進の’ ＦＦ ’で埋められて
いる（すなわち、最初の書き込み）状態では、その書き
換えを許容し、それ以外では書き込みを禁止するように
することで実現できる。
あるが、１回又は２回の書き換えの後は、ブートＲＯＭ
のアクセスを禁止して、不法に書き換えができないよう
にすることもできる。通常のＩＣカードは、ユーザの希
望するプログラムを出荷段階で格納するための書き換え
を行うことで足りるので、上記書き換えを、該Ｅ”ＦＲ
ＯＭの内容がすべて１６進の’ ＦＦ ’で埋められて
いる（すなわち、最初の書き込み）状態では、その書き
換えを許容し、それ以外では書き込みを禁止するように
することで実現できる。
なお、以上はＩＣカードに本発明を適用した場合につい
ての実施例であるが、Ｉ／ＯポートとしてパラレルＩ／
Ｏポートを設けたまま用いるものについては、データ用
のＩ／Ｏポートを残存させるか、別途パラレルＩ／Ｏポ
ートを設けるなどしてプログラムの書き換えをブートＲ
ＯＭの格納プログラムにより行うようにすることもでき
る。
ての実施例であるが、Ｉ／ＯポートとしてパラレルＩ／
Ｏポートを設けたまま用いるものについては、データ用
のＩ／Ｏポートを残存させるか、別途パラレルＩ／Ｏポ
ートを設けるなどしてプログラムの書き換えをブートＲ
ＯＭの格納プログラムにより行うようにすることもでき
る。
以上説明したように、本発明によれば、シングルチップ
ＬＳＩにプログラム格納用のブートＲＯＭを設けたので
、該シングルチップＬＳＩの製造後に１あるいはＩＣカ
ード等の媒体に実装した後にそのプログラムを簡単に曹
ぎ換えてユーザの希望に沿ったものとすることができる
ので、開発期間の短縮、コスト低減に貢献でき、優れた
機能のシングルチップＬＳＩを提供することができる。
ＬＳＩにプログラム格納用のブートＲＯＭを設けたので
、該シングルチップＬＳＩの製造後に１あるいはＩＣカ
ード等の媒体に実装した後にそのプログラムを簡単に曹
ぎ換えてユーザの希望に沿ったものとすることができる
ので、開発期間の短縮、コスト低減に貢献でき、優れた
機能のシングルチップＬＳＩを提供することができる。
第１図は本発明の一実施例を示すシングルチップＬＳＩ
の構成図、第２図はプログラム格納用ＲＯＭのＶぎ換え
を説明するための構成を示すブロック図、第３図はプロ
グラム書き俟え手順を説明する流れ図である。 １・・・・・・シングルチップＬＳＩ、２・旧・・ブー
トＲＯＭ３・・・・・・Ｉ／Ｏポート、４・・・・・・
ＲＡＭ、５・・・・・・プログラム格納用ＥｔＰＲＯＭ
、６・・・・・・ＣＰＵ、７・・・・・・データ格納、
・保持用Ｅ”ＦＲＯＭ。 第１図 第２図
の構成図、第２図はプログラム格納用ＲＯＭのＶぎ換え
を説明するための構成を示すブロック図、第３図はプロ
グラム書き俟え手順を説明する流れ図である。 １・・・・・・シングルチップＬＳＩ、２・旧・・ブー
トＲＯＭ３・・・・・・Ｉ／Ｏポート、４・・・・・・
ＲＡＭ、５・・・・・・プログラム格納用ＥｔＰＲＯＭ
、６・・・・・・ＣＰＵ、７・・・・・・データ格納、
・保持用Ｅ”ＦＲＯＭ。 第１図 第２図
Claims (2)
- （１）ＣＰＵ、ＲＡＭ、ＲＯＭ及び入出力用ポートを備
えたシングルチップＬＳＩにおいて、前記ＲＯＭのうち
少くとも処理プログラムを格納するＲＯＭを書き換え可
能なＲＯＭとすると共に、該書き換え可能なＲＯＭの書
き換えを行うためのプログラムを格納したブートＲＯＭ
を設け、前記入出力用ポートから転送されてくるプログ
ラムデータを上記ブートＲＯＭに格納したプログラムに
より上記書き換え可能なＲＯＭのプログラムとして格納
する様に構成したことを特徴とするシングルチップＬＳ
Ｉ。 - （２）特許請求の範囲第（１）項記載のシングルチップ
ＬＳＩにおいて、前記入出力用ポートに前記書き換えプ
ログラムを入力するための専用ポートとしてシリアルＩ
／Ｏポートを設けたことを特徴とするシングルチップＬ
ＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039267A JPS63206852A (ja) | 1987-02-24 | 1987-02-24 | シングルチツプｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039267A JPS63206852A (ja) | 1987-02-24 | 1987-02-24 | シングルチツプｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63206852A true JPS63206852A (ja) | 1988-08-26 |
Family
ID=12548366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039267A Pending JPS63206852A (ja) | 1987-02-24 | 1987-02-24 | シングルチツプｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206852A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298771A (ja) * | 1988-10-05 | 1990-04-11 | Matsushita Electric Ind Co Ltd | アナログニューロチップの学習・再学習方法 |
| WO1998013828A1 (fr) * | 1996-09-26 | 1998-04-02 | Mitsubishi Denki Kabushiki Kaisha | Memoire a semi-conducteur du type synchrone |
| US6026020A (en) * | 1992-03-17 | 2000-02-15 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6212646B1 (en) | 1998-01-07 | 2001-04-03 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor including flash memory with its verification simplified |
| US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6434659B1 (en) | 1993-06-25 | 2002-08-13 | Hitachi, Ltd. | Microcomputer having a non-volatile semiconductor memory having a first block storing a program and a second block for storing data which is selectively erased under predetermined conditions if data is found written in that block |
| US6601131B2 (en) | 2000-06-08 | 2003-07-29 | Mitsubishi Denki Kabushiki Kaisha | Flash memory access control via clock and interrupt management |
| JP2006508576A (ja) * | 2002-11-27 | 2006-03-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | チップが集積されている保護手段 |
| US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
| US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
| JP2009049496A (ja) * | 2007-08-14 | 2009-03-05 | Yokogawa Electric Corp | パルス検出装置 |
| JP2010041532A (ja) * | 2008-08-07 | 2010-02-18 | Yokogawa Electric Corp | パルスレート変換器 |
| WO2010026902A1 (ja) * | 2008-09-08 | 2010-03-11 | ミツミ電機株式会社 | 半導体集積回路装置 |
| JP2010161461A (ja) * | 2009-01-06 | 2010-07-22 | Yamatake Corp | 制御機器 |
| JP2011044806A (ja) * | 2009-08-19 | 2011-03-03 | Sanyo Electric Co Ltd | 基準パルス生成装置 |
| JP2011109645A (ja) * | 2009-11-17 | 2011-06-02 | Hon Hai Precision Industry Co Ltd | Ｐｗｍコントローラーのフェーズ調節システム及びフェーズ調節方法 |
-
1987
- 1987-02-24 JP JP62039267A patent/JPS63206852A/ja active Pending
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0298771A (ja) * | 1988-10-05 | 1990-04-11 | Matsushita Electric Ind Co Ltd | アナログニューロチップの学習・再学習方法 |
| US6999350B2 (en) | 1992-03-17 | 2006-02-14 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US7505329B2 (en) | 1992-03-17 | 2009-03-17 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US7965563B2 (en) | 1992-03-17 | 2011-06-21 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6130836A (en) * | 1992-03-17 | 2000-10-10 | Hitachi, Ltd. | Semiconductor IC device having a control register for designating memory blocks for erasure |
| US6166953A (en) * | 1992-03-17 | 2000-12-26 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6181598B1 (en) | 1992-03-17 | 2001-01-30 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory |
| US6804152B2 (en) | 1992-03-17 | 2004-10-12 | Renesas Technology Corp. | Method for manufacturing a printed board on which a semiconductor device having two modes is mounted |
| US6335879B1 (en) | 1992-03-17 | 2002-01-01 | Hitachi, Ltd. | Method of erasing and programming a flash memory in a single-chip microcomputer having a processing unit and memory |
| US7295476B2 (en) | 1992-03-17 | 2007-11-13 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US7184321B2 (en) | 1992-03-17 | 2007-02-27 | Hitachi Ulsi Systems Co., Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6493271B2 (en) | 1992-03-17 | 2002-12-10 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6400609B1 (en) | 1992-03-17 | 2002-06-04 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6690603B2 (en) | 1992-03-17 | 2004-02-10 | Hitachi, Ltd. | Microcomputer including a flash memory that is two-way programmable |
| US6026020A (en) * | 1992-03-17 | 2000-02-15 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
| US6434659B1 (en) | 1993-06-25 | 2002-08-13 | Hitachi, Ltd. | Microcomputer having a non-volatile semiconductor memory having a first block storing a program and a second block for storing data which is selectively erased under predetermined conditions if data is found written in that block |
| US6064627A (en) * | 1996-09-26 | 2000-05-16 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
| WO1998013828A1 (fr) * | 1996-09-26 | 1998-04-02 | Mitsubishi Denki Kabushiki Kaisha | Memoire a semi-conducteur du type synchrone |
| US6212646B1 (en) | 1998-01-07 | 2001-04-03 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor including flash memory with its verification simplified |
| US6601131B2 (en) | 2000-06-08 | 2003-07-29 | Mitsubishi Denki Kabushiki Kaisha | Flash memory access control via clock and interrupt management |
| US7162622B2 (en) | 2002-02-15 | 2007-01-09 | Denso Corporation | Microcomputer for apparatus control and vehicle-mounted electronic control unit incorporating microcomputer |
| JP2006508576A (ja) * | 2002-11-27 | 2006-03-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | チップが集積されている保護手段 |
| US8738930B2 (en) | 2002-11-27 | 2014-05-27 | Entropic Communications, Inc. | Chip integrated protection means |
| US8266444B2 (en) | 2002-11-27 | 2012-09-11 | Entropic Communications, Inc. | Chip integrated protection means |
| JP2009049496A (ja) * | 2007-08-14 | 2009-03-05 | Yokogawa Electric Corp | パルス検出装置 |
| JP2010041532A (ja) * | 2008-08-07 | 2010-02-18 | Yokogawa Electric Corp | パルスレート変換器 |
| WO2010026902A1 (ja) * | 2008-09-08 | 2010-03-11 | ミツミ電機株式会社 | 半導体集積回路装置 |
| JP2010068037A (ja) * | 2008-09-08 | 2010-03-25 | Mitsumi Electric Co Ltd | 半導体集積回路装置 |
| JP2010161461A (ja) * | 2009-01-06 | 2010-07-22 | Yamatake Corp | 制御機器 |
| JP2011044806A (ja) * | 2009-08-19 | 2011-03-03 | Sanyo Electric Co Ltd | 基準パルス生成装置 |
| JP2011109645A (ja) * | 2009-11-17 | 2011-06-02 | Hon Hai Precision Industry Co Ltd | Ｐｗｍコントローラーのフェーズ調節システム及びフェーズ調節方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682700B2 (ja) | Ｉｃカード | |
| JPH0812646B2 (ja) | 半導体集積回路 | |
| JP2005515542A (ja) | 対応するコンピュータプログラム及び対応するコンピュータにより読み出し可能な記憶媒体と共にコントローラアーキテクチャにおけるｎｖメモリに書き込むための装置及び方法 | |
| JPH04141794A (ja) | Ｉｃカード | |
| JPH06274710A (ja) | Ｉ／ｏメモリカードおよびその運用方法 | |
| US4649476A (en) | Microcomputer having an internal address mapper | |
| US6584540B1 (en) | Flash memory rewriting circuit for microcontroller | |
| US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
| JPH0765139A (ja) | Ｉｃメモリカード | |
| JPS6029980B2 (ja) | テスト・モ−ド設定機能をもつワンチツプ・マイクロ・コンピユ−タ | |
| KR20020057823A (ko) | 정보 처리 장치 | |
| JP4793798B2 (ja) | マイクロコンピュータ | |
| JPH11237983A (ja) | ワンチップマイコンおよびこのワンチップマイコンにおけるブート領域アクセスのためのエントリー方法 | |
| JPH11167525A (ja) | 不揮発性メモリ混載マイコン及びその不揮発性メモリ書換え方法並びに不揮発性メモリ混載マイコンの不揮発性メモリ書換えプログラムを記録した記録媒体 | |
| JP3039479B2 (ja) | 拡張ｂｉｏｓ保護システム | |
| JPH02148152A (ja) | マイクロコンピュータ | |
| JPS61139998A (ja) | 書込可能ｒｏｍに対するデ−タ書込装置 | |
| TWI406175B (zh) | 記憶卡以及用於記憶卡之方法 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JP2000099402A (ja) | マイクロコンピュータ | |
| JPH07271751A (ja) | セキュリティ回路内蔵マイクロコントローラ | |
| JPS6376095A (ja) | Ｉｃカ−ド | |
| JPH07296132A (ja) | Ｉｃメモリカード | |
| JPS62224854A (ja) | マイクロ・コンピユ−タ |