JPS63207187A - 半導体レ−ザおよびその製造方法 - Google Patents
半導体レ−ザおよびその製造方法Info
- Publication number
- JPS63207187A JPS63207187A JP4060787A JP4060787A JPS63207187A JP S63207187 A JPS63207187 A JP S63207187A JP 4060787 A JP4060787 A JP 4060787A JP 4060787 A JP4060787 A JP 4060787A JP S63207187 A JPS63207187 A JP S63207187A
- Authority
- JP
- Japan
- Prior art keywords
- film
- current injection
- injection region
- semiconductor laser
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は光通信用半導体レーザの製造方法において、該
半導体レーザの電流注入領域の小面積化および寄生容量
の低減化を図るため、電流柱入領域の狭窄を行なうとき
のメサ溝形成エツチング時にマスクとして用いた保護膜
をつけたまま絶縁膜形成を行ない、更に該保護膜を電流
注入領域の電極として用いることを特徴とする。
半導体レーザの電流注入領域の小面積化および寄生容量
の低減化を図るため、電流柱入領域の狭窄を行なうとき
のメサ溝形成エツチング時にマスクとして用いた保護膜
をつけたまま絶縁膜形成を行ない、更に該保護膜を電流
注入領域の電極として用いることを特徴とする。
これにより従来の“絶縁膜に対するコンタクト用の窓開
け ”および“電流注入領域に対する電極のパターン形
成 ”のための高い精度をか要求するマスク合わせが不
要となる。このため製造が容易になるとともに、かかる
マスク合わせ時の位置ずれ余裕を考慮することなく電流
注入領域の幅を狭窄できるので（例えば幅数ｇｍ）、極
めて寄生容量が少なく、従ってより高速変調が回走な高
周波光通信用半導体レーザを実現することができる。
け ”および“電流注入領域に対する電極のパターン形
成 ”のための高い精度をか要求するマスク合わせが不
要となる。このため製造が容易になるとともに、かかる
マスク合わせ時の位置ずれ余裕を考慮することなく電流
注入領域の幅を狭窄できるので（例えば幅数ｇｍ）、極
めて寄生容量が少なく、従ってより高速変調が回走な高
周波光通信用半導体レーザを実現することができる。
本発明は半導体レーザおよびその製造方法に関するもの
であり、更に詳しく言えば高速変調が回旋な高周波光通
信用半導体レーザおよびその製造方法に関するものであ
る。
であり、更に詳しく言えば高速変調が回旋な高周波光通
信用半導体レーザおよびその製造方法に関するものであ
る。
半導体レーザは、光伝送の光源として益々変調速度の高
速化が要求されているが、そのためには半導体レーザの
活性領域を含む電流注入領域を小面積化し、また浮遊容
量（寄生容量）の低減化が必要である。
速化が要求されているが、そのためには半導体レーザの
活性領域を含む電流注入領域を小面積化し、また浮遊容
量（寄生容量）の低減化が必要である。
従来の半導体レーザの製造方法を、第４図に示す工程断
面図を参照しながら説明する。
面図を参照しながら説明する。
（＋）まず活性領域２を含む電流注入領域３の幅を狭窄
するため、ネガレジスト膜４を保護マスクとして、臭素
＋臭化水素子水系のエツチング液で半導体基板（ｎ−１
ｎＰ基板）ｌに達するメサ溝５を形成する（同図（ａ）
）。
するため、ネガレジスト膜４を保護マスクとして、臭素
＋臭化水素子水系のエツチング液で半導体基板（ｎ−１
ｎＰ基板）ｌに達するメサ溝５を形成する（同図（ａ）
）。
（２）レジスト膜４の除去後、ウェハー全面に保護膜と
してのＳ ｉ０２膜６を形成し、メサ溝５の表面を絶縁
保護する８次に不図示の新しいレジスト膜を被着した後
に該レジスト膜をパターニングして、５１０２膜６の選
択エツチングを行ない、電流注入領域３（幅：Ｗｌ）内
にコンタクト窓７（幅：Ｗ２ （＜Ｗｌ））を設ける（
同図（ｂ））。
してのＳ ｉ０２膜６を形成し、メサ溝５の表面を絶縁
保護する８次に不図示の新しいレジスト膜を被着した後
に該レジスト膜をパターニングして、５１０２膜６の選
択エツチングを行ない、電流注入領域３（幅：Ｗｌ）内
にコンタクト窓７（幅：Ｗ２ （＜Ｗｌ））を設ける（
同図（ｂ））。
通常の素子寸法では、Ｗｌ＝ １０ｇｍ、Ｗ２＝５ｐｍ
程度であるため、正確なマスク合わせが要求される。
程度であるため、正確なマスク合わせが要求される。
ところでメサ溝肩部のレジスト切れを防ぐためには粘度
の高いレジストを用いる必要があるが、粘度の高いレジ
ストに微小パターンを形成する場合にはより厳格な露光
条件や現像条件の設定が要求される。
の高いレジストを用いる必要があるが、粘度の高いレジ
ストに微小パターンを形成する場合にはより厳格な露光
条件や現像条件の設定が要求される。
（３）次にＴｉ膜８ （１０００人）およびｐｔ膜９（
３０００人）をウェハー全面に形成する（同図（ｃ）
） 。
３０００人）をウェハー全面に形成する（同図（ｃ）
） 。
（０次いで電流注入領域の電極を形成するこの電極パタ
ーンは、電流注入領域に対して出来るだけ共振器の広い
範囲で電流注入できることが必要であり、他方ポンディ
ング領域としては、浮遊容量を低減するため出来るだけ
小面積化してワイヤポンディング領域だけを確保するも
のでなければならない、同図（ｄ）に示す斜視図は、こ
のような要求を満たすものとして作成された従来例の半
導体レーザである。
ーンは、電流注入領域に対して出来るだけ共振器の広い
範囲で電流注入できることが必要であり、他方ポンディ
ング領域としては、浮遊容量を低減するため出来るだけ
小面積化してワイヤポンディング領域だけを確保するも
のでなければならない、同図（ｄ）に示す斜視図は、こ
のような要求を満たすものとして作成された従来例の半
導体レーザである。
そこで電極パターンは次のようにして形成される。不図
示のパターニングされたレジスト膜をマスクとしてＡｕ
メッキすることにより特定の部分のみＡｕ１ｌ ｌ Ｏ
を形成する０次いで該Ａｕ［をマスクとしてＰｔ１ｌｑ
９およびＴ ｉ ｌ１２８をエツチングする。その後、
４３０℃、３０分の熱処理を施すことにより、電流注入
領域３のコンタクトＲ４とＴｉ１１２８との間でオーミ
ックコンタクトを形成する。こうしてＰ側電極が形成さ
れる。なお１１はＮ側電極（ＡｕＧｅ／Ａｕメッキ層）
、１２はＡｕワイヤである。
示のパターニングされたレジスト膜をマスクとしてＡｕ
メッキすることにより特定の部分のみＡｕ１ｌ ｌ Ｏ
を形成する０次いで該Ａｕ［をマスクとしてＰｔ１ｌｑ
９およびＴ ｉ ｌ１２８をエツチングする。その後、
４３０℃、３０分の熱処理を施すことにより、電流注入
領域３のコンタクトＲ４とＴｉ１１２８との間でオーミ
ックコンタクトを形成する。こうしてＰ側電極が形成さ
れる。なお１１はＮ側電極（ＡｕＧｅ／Ａｕメッキ層）
、１２はＡｕワイヤである。
ところでＡｕメッキマスク用のレジスト膜をパターニン
グするときのマスク合わせは、前述の５ｉ０２１１ｉ６
のコンタクト窓開けと同様な正確なマスク合わせが要求
される。従って１図から理解されるように、電流注入領
域上のＡｕメッキパターン幅としては、電流注入領域の
幅（Ｗｔ）と同程度、すなわちｉｏｐｍ程度が作成の限
界である。
グするときのマスク合わせは、前述の５ｉ０２１１ｉ６
のコンタクト窓開けと同様な正確なマスク合わせが要求
される。従って１図から理解されるように、電流注入領
域上のＡｕメッキパターン幅としては、電流注入領域の
幅（Ｗｔ）と同程度、すなわちｉｏｐｍ程度が作成の限
界である。
このため従来例によれば寄生容量の充分な低減化が図れ
ず、半導体レーザの高周波化の妨げの一因となっている
。
ず、半導体レーザの高周波化の妨げの一因となっている
。
本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、寄生容量の低減化により高速変調が可能な高周
波光通信用半導体レーザおよびその製造方法の提供を目
的とする。
であり、寄生容量の低減化により高速変調が可能な高周
波光通信用半導体レーザおよびその製造方法の提供を目
的とする。
第１図は本発明の半導体レーザの原理構成およびその製
造方法の原理を説明する図である。
造方法の原理を説明する図である。
まず同図（ａ）に示すように、導電部材からなるメサ溝
エツチング保護膜１４をマスクとして半導体基板１３を
エツチングすることにより、メサ溝１５の形成と電流注
入領域１６の狭窄を行な次に同図（ｂ）に示すように、
絶縁！１１７を形成してメサ溝１５の表面を保護する。
エツチング保護膜１４をマスクとして半導体基板１３を
エツチングすることにより、メサ溝１５の形成と電流注
入領域１６の狭窄を行な次に同図（ｂ）に示すように、
絶縁！１１７を形成してメサ溝１５の表面を保護する。
次いで保護マスク１４を被覆する絶縁膜のみを選択的に
エツチング除去し、該保護膜を電極として用いる（同図
Ｃ））、なお１８はポンディングワイヤである。
エツチング除去し、該保護膜を電極として用いる（同図
Ｃ））、なお１８はポンディングワイヤである。
本発明によれば、メサ溝エツチング保護マスクとして用
いた導電部材を、引続き絶縁膜保護マスクおよび電流注
入領域の電極として用いる。これにより、高精度の位置
合わせが要求されるコンタクト窓形成用のパターニング
や電極形成用のバターニゲが不要となるので、製造工程
が簡単になる。
いた導電部材を、引続き絶縁膜保護マスクおよび電流注
入領域の電極として用いる。これにより、高精度の位置
合わせが要求されるコンタクト窓形成用のパターニング
や電極形成用のバターニゲが不要となるので、製造工程
が簡単になる。
また、本発明によれば位置合わせ余裕を考慮する必要が
ないので電流注入領域の幅を極力狭くすることができる
。これにより寄生容量の低減化を図ることができる。
ないので電流注入領域の幅を極力狭くすることができる
。これにより寄生容量の低減化を図ることができる。
なお導電部材が複数の膜によって構成されるとぎは、少
なくとも一番下に形成された膜が最後まで残されて電極
として機艶する。
なくとも一番下に形成された膜が最後まで残されて電極
として機艶する。
次に図を参照しながら本発明の実施例について説明する
。第２図は本発明の実施例に係る半導体レーザの製造工
程を示す断面図である。
。第２図は本発明の実施例に係る半導体レーザの製造工
程を示す断面図である。
（１）まず埋め込み層（ＩｎＰ層）２０により光および
注入電流の横方向閉じ込めが行なわれた活性領域（Ｉｎ
ＧａＡｓ Ｐ層）２１をもつ半導体基板（ｎ−ＩｎＰ基
板）１９の上に、Ｔｉ膜２２ （１０００人）とｐｔ膜
２３（１００ＯＡ）を蒸着した後、活性領域の真上に輻
１０ｇｍのストライプ状のポジレジストパターンを抜き
、メッキ技術によりＡｕ１１２４を形成する０次いでレ
ジスト膜を除去した後、該Ａｕ膜２４を保護マスクとし
てＰｔ１ｌＱ２３をＡｔガスエツチング、またＴｉ膜２
３をＣＦａガスエツチングする（同図（ａ））。
注入電流の横方向閉じ込めが行なわれた活性領域（Ｉｎ
ＧａＡｓ Ｐ層）２１をもつ半導体基板（ｎ−ＩｎＰ基
板）１９の上に、Ｔｉ膜２２ （１０００人）とｐｔ膜
２３（１００ＯＡ）を蒸着した後、活性領域の真上に輻
１０ｇｍのストライプ状のポジレジストパターンを抜き
、メッキ技術によりＡｕ１１２４を形成する０次いでレ
ジスト膜を除去した後、該Ａｕ膜２４を保護マスクとし
てＰｔ１ｌＱ２３をＡｔガスエツチング、またＴｉ膜２
３をＣＦａガスエツチングする（同図（ａ））。
（２）次にＴｉ膜／Ｐｔ膜／Ａｕ膜を保護マスクとして
、臭素＋臭化水素子水系のエツチング液で半導体基板１
９に達するメサ溝２５を形成する（同図（ｂ） ） 。
、臭素＋臭化水素子水系のエツチング液で半導体基板１
９に達するメサ溝２５を形成する（同図（ｂ） ） 。
（３）次いで温度４００℃、−流量２００ｓｅｃｍの５
ｉＨ４（１％濃度）、流量１０１０５ｅの０２．圧力２
０ｍｍＴｏｒｒの反応管中で、電流注入領域のストライ
プがガスの流れ方向と平行になるようにウェハーをセッ
トし、例えば減圧ＣＶＤ法によりＳ ｉ０２膜２Ｂ （
５０００人）を形成する。これによりＳ ｉｏ２膜が、
メサ溝斜面およびＴｉ膜／Ｐｔ膜／ＡＬＩＭの上にも形
成される（同図（Ｃ））。
ｉＨ４（１％濃度）、流量１０１０５ｅの０２．圧力２
０ｍｍＴｏｒｒの反応管中で、電流注入領域のストライ
プがガスの流れ方向と平行になるようにウェハーをセッ
トし、例えば減圧ＣＶＤ法によりＳ ｉ０２膜２Ｂ （
５０００人）を形成する。これによりＳ ｉｏ２膜が、
メサ溝斜面およびＴｉ膜／Ｐｔ膜／ＡＬＩＭの上にも形
成される（同図（Ｃ））。
（０次に５０℃まで昇温させたＡｕエツチング液でエツ
チングすることにより、Ａｕ１２４とともにこの上に形
成された５ｉ０２膜を除去することができる（同図（ｄ
））。
チングすることにより、Ａｕ１２４とともにこの上に形
成された５ｉ０２膜を除去することができる（同図（ｄ
））。
（５）ストライプ状のＴｉ１ｌ ２２ 、 Ｐｔ膜２３
上にメッキ技術により新しいＡｕ膜２７を形成してＰ側
電極とする。最後に４３０℃、３０分の熱処理を加えて
コンタクト層２８とＴｉＪｇｉ２２との間でオーミック
コンタクトを形成すると、本発明の半導体レーザが完成
する（同図（ｅ））。
上にメッキ技術により新しいＡｕ膜２７を形成してＰ側
電極とする。最後に４３０℃、３０分の熱処理を加えて
コンタクト層２８とＴｉＪｇｉ２２との間でオーミック
コンタクトを形成すると、本発明の半導体レーザが完成
する（同図（ｅ））。
同図（ｆ）は、本発明の半導体レーザのＰ側電極のパタ
ーンの上面図である０図において、２６はメサ溝２５の
表面を保護する５ｉ０２膜（斜線部分）、２７はストラ
イプ状のＡｕ膜であり、点線２９により囲まれた領域が
１個のチップを示しており、へき開により切り出される
。
ーンの上面図である０図において、２６はメサ溝２５の
表面を保護する５ｉ０２膜（斜線部分）、２７はストラ
イプ状のＡｕ膜であり、点線２９により囲まれた領域が
１個のチップを示しており、へき開により切り出される
。
このように、本発明の実施例の製造方法によればコンタ
クト用窓開けや電極パターン形成用の高精度が要求され
る位置合わせを必要としないので、製造工程が簡単かつ
容易になるととともに、位置合わせ余裕を必要としない
ので、電流注入領域を適宜、狭窄することが可能となる
。
クト用窓開けや電極パターン形成用の高精度が要求され
る位置合わせを必要としないので、製造工程が簡単かつ
容易になるととともに、位置合わせ余裕を必要としない
ので、電流注入領域を適宜、狭窄することが可能となる
。
次に本発明の別の実施例について説明する。
第３図は本発明の別の実施例に係る半導体レーザの製造
工程を示す断面図である。なお、第３図に示す半導体レ
ーザが第２図に示す半導体レーザの構造と基本的に異な
る点は、第２図の実施例で電流注入領域の上部に設けて
いたポンディング領域を分離したことである。この構造
により活性領域を含む電流注入領域の幅を数ＪＬｍ程度
まで狭窄することが充分可能となる。
工程を示す断面図である。なお、第３図に示す半導体レ
ーザが第２図に示す半導体レーザの構造と基本的に異な
る点は、第２図の実施例で電流注入領域の上部に設けて
いたポンディング領域を分離したことである。この構造
により活性領域を含む電流注入領域の幅を数ＪＬｍ程度
まで狭窄することが充分可能となる。
（１）まず埋め込み層（ＩｎＰ層）３１により光および
注入電流の横方向閉じ込めが行なわれた活性領域ＣｆＧ
ａＡｓＰ層）３２をもつ半導体基板（ｎ−ＩｎＰ基板）
３０の上に、Ｔｉ１ｇ１３３ （３０００Ａ）とｐｔ膜
３４（１００ＯＡ）を蒸着した後、活性領域の真上に幅
ｇｍのストライプ状のポジレジストパターンを抜き、メ
ッキ技術によりＡｕ膜３５を形成する。次いでレジスト
膜を除去した後、該Ａｕ膜３５を保護マスクとしてＰｔ
１１３４をＡｒガスエツチング、またＴｉ［３３をＣＦ
４ガスエツチングする（同図（ａ））。
注入電流の横方向閉じ込めが行なわれた活性領域ＣｆＧ
ａＡｓＰ層）３２をもつ半導体基板（ｎ−ＩｎＰ基板）
３０の上に、Ｔｉ１ｇ１３３ （３０００Ａ）とｐｔ膜
３４（１００ＯＡ）を蒸着した後、活性領域の真上に幅
ｇｍのストライプ状のポジレジストパターンを抜き、メ
ッキ技術によりＡｕ膜３５を形成する。次いでレジスト
膜を除去した後、該Ａｕ膜３５を保護マスクとしてＰｔ
１１３４をＡｒガスエツチング、またＴｉ［３３をＣＦ
４ガスエツチングする（同図（ａ））。
（２）次にＴｉ膜／Ｐｔ膜／Ａｕ膜を保護マスクとして
、臭素＋臭化水素子水系のエツチング液で半導体基板３
０に達するメサ溝３６を形成する（同図（ｂ））。この
メサ溝により電流注入領域とポンディング領域３７が分
離される。
、臭素＋臭化水素子水系のエツチング液で半導体基板３
０に達するメサ溝３６を形成する（同図（ｂ））。この
メサ溝により電流注入領域とポンディング領域３７が分
離される。
（３）次いで電流注入領域のみをレジスト膜３８で保護
し、ポンディング領域のＡｕ１ｉｉ 、 Ｐｔ膜および
Ｔｉ１ｌＱを除去する。このときＡｕ膜２のエツチング
はＡｕエツチング液を用い、Ｐｔ膜およびＴｉＩ４のエ
ツチングはぶつ酸（ＨＦ）を用いる（同図（Ｃ）。
し、ポンディング領域のＡｕ１ｉｉ 、 Ｐｔ膜および
Ｔｉ１ｌＱを除去する。このときＡｕ膜２のエツチング
はＡｕエツチング液を用い、Ｐｔ膜およびＴｉＩ４のエ
ツチングはぶつ酸（ＨＦ）を用いる（同図（Ｃ）。
（ｄ） ） 。
なお、同図（ｄ）では残留させているが、この工程に続
いてポンディング領域のコンタクト層３９は硫酸＋過酸
化水素子水系のエツチング液で除去してもよい。
いてポンディング領域のコンタクト層３９は硫酸＋過酸
化水素子水系のエツチング液で除去してもよい。
（０次に減圧ＣＶＤ法を用いて５ｉ０２膜４ｏを形成し
、メサ溝３６の表面およびポンディング領域３９を保護
する（同図（ｅ））。
、メサ溝３６の表面およびポンディング領域３９を保護
する（同図（ｅ））。
（５）５０℃まで昇温させたＡｕエツィング液でエツチ
ングすることにより、Ａｕ膜３５とともにこの上に形成
された５ｉＯＪＩｉを除去することができる０次いで４
３０℃、３０分の熱処理を加えてコンタクト層３９とＴ
ｉ１１３３との間でオーミックコンタクトを形成する。
ングすることにより、Ａｕ膜３５とともにこの上に形成
された５ｉＯＪＩｉを除去することができる０次いで４
３０℃、３０分の熱処理を加えてコンタクト層３９とＴ
ｉ１１３３との間でオーミックコンタクトを形成する。
更にＡｒガスエツチングによりＰｔ膜を選択的に除去し
た後、ＨＦ＋Ｈ２０＝ １ ：１００エツチング液によ
りＴｉ膜の幅を調整し、電流注入領域と同程度まで狭く
する。このエツチングによりＴｉ膜の厚さは１００ＯＡ
に減少する（同図（ｆ） ） 。
た後、ＨＦ＋Ｈ２０＝ １ ：１００エツチング液によ
りＴｉ膜の幅を調整し、電流注入領域と同程度まで狭く
する。このエツチングによりＴｉ膜の厚さは１００ＯＡ
に減少する（同図（ｆ） ） 。
（５）次にウェハー全面にＴｉ膜４０ （１０００人）
およびｐｔ膜４１を新たに蒸着する０次いでポジレジス
ト膜（不図示）を用いてポンディング領域と電流注入領
域とを電気的に接続するため、メッキ技術によるＡｕ膜
４２のパターン形成を行なう、このときのパターン形成
は１幅の狭い電流注入領域とのマスク合わせではないの
で、高精度の位置合わせは要求されない（同図（ｇ））
。
およびｐｔ膜４１を新たに蒸着する０次いでポジレジス
ト膜（不図示）を用いてポンディング領域と電流注入領
域とを電気的に接続するため、メッキ技術によるＡｕ膜
４２のパターン形成を行なう、このときのパターン形成
は１幅の狭い電流注入領域とのマスク合わせではないの
で、高精度の位置合わせは要求されない（同図（ｇ））
。
次に該Ａｕ膜を保護マスクとしてＰｔ膜をＡｒガスエツ
チング、またＴｉ膜をＣＦａガスエツチングする。この
結果、−１ｆｆ流注入領域上のＴｉ［のみが残留し、ポ
ンディング領域３８上のＰｔｖＡ、Ｔｉ膜が除去される
。これにより半導体レーザの寄生容量を大幅に低減化す
ることが可能となる。
チング、またＴｉ膜をＣＦａガスエツチングする。この
結果、−１ｆｆ流注入領域上のＴｉ［のみが残留し、ポ
ンディング領域３８上のＰｔｖＡ、Ｔｉ膜が除去される
。これにより半導体レーザの寄生容量を大幅に低減化す
ることが可能となる。
同図（ｈ）は以上の製造工程により完成した本発明の実
施例に係る半導体レーザの斜視図である。なお図におい
て、４３は背面に形成されたＮ側電極（ＡｕＧｅ／Ａｕ
メッキ膜）であり、４４はポンディング領域にポンディ
ングされたＡｕワイヤである。
施例に係る半導体レーザの斜視図である。なお図におい
て、４３は背面に形成されたＮ側電極（ＡｕＧｅ／Ａｕ
メッキ膜）であり、４４はポンディング領域にポンディ
ングされたＡｕワイヤである。
このように本発明の実施例によれば、電流注入領域とポ
ンディング領域とを分離することにより、該電流注入領
域の幅を極めて狭くすることができる。従ってこれによ
り寄生容量が一層低減するので、より高速の変調が可１
蔚となる。
ンディング領域とを分離することにより、該電流注入領
域の幅を極めて狭くすることができる。従ってこれによ
り寄生容量が一層低減するので、より高速の変調が可１
蔚となる。
以上説明したように、本発明の製造方法によれば″ＦＬ
流注入領域の幅の極めて狭い半導体レーザを得ることが
できる。これにより半導体レーザの寄生容量はより低減
化されるので、より高速の変調が可ｆ歳となる。
流注入領域の幅の極めて狭い半導体レーザを得ることが
できる。これにより半導体レーザの寄生容量はより低減
化されるので、より高速の変調が可ｆ歳となる。
第１図は本発明の半導体レーザの原理構成を説明する断
面図、 第２図は本発明の実施例に係る半導体レーザの製造方法
を説明する工程断面図、 第３図は本発明の別の実施例に係る半導体装置ザの製造
方法を説明する工程断面図と完成後の斜視図、 第４図は従来例に係る半導体レーザの製造方法を説明す
る工程断面図と完成後の斜視図である。 （符号の説明） １．１３，１９．３０−・・半導体基板（ｎ−ＩｎＰ基
板）、 ２．２１．３２・・・活性領域。 ３．１６．・・・電流注入領域、 ４．３８・・・レジスト膜、 ５．１５，２５．３６・・・メサ溝、 ６．２６．４０・・・５ｉＯｚ！Ｉ、 ７・・・開口部。 ８．２２，３３．４１・・・Ｔｉ膜、 ９．２３，３４．４２・・−ｐｔ膜、 １０ 、２４ 、２７ 、３５ 、４３−Ａｕ膜１１．
４４・・・Ｎ側電極、 １２ 、４５−Ａｕワイヤ、 １４・・・保護膜、 １７・・・絶縁膜。 １８・・・ポンディングワイヤ、 ２０ 、３１ ・・・埋め込み層（ＩｎＰ層）、２８．
３９・・・コンタクト層、 ３７・・・ポンディング領域。 ）、〜、
面図、 第２図は本発明の実施例に係る半導体レーザの製造方法
を説明する工程断面図、 第３図は本発明の別の実施例に係る半導体装置ザの製造
方法を説明する工程断面図と完成後の斜視図、 第４図は従来例に係る半導体レーザの製造方法を説明す
る工程断面図と完成後の斜視図である。 （符号の説明） １．１３，１９．３０−・・半導体基板（ｎ−ＩｎＰ基
板）、 ２．２１．３２・・・活性領域。 ３．１６．・・・電流注入領域、 ４．３８・・・レジスト膜、 ５．１５，２５．３６・・・メサ溝、 ６．２６．４０・・・５ｉＯｚ！Ｉ、 ７・・・開口部。 ８．２２，３３．４１・・・Ｔｉ膜、 ９．２３，３４．４２・・−ｐｔ膜、 １０ 、２４ 、２７ 、３５ 、４３−Ａｕ膜１１．
４４・・・Ｎ側電極、 １２ 、４５−Ａｕワイヤ、 １４・・・保護膜、 １７・・・絶縁膜。 １８・・・ポンディングワイヤ、 ２０ 、３１ ・・・埋め込み層（ＩｎＰ層）、２８．
３９・・・コンタクト層、 ３７・・・ポンディング領域。 ）、〜、
Claims (2)
- （１）メサ溝により狭窄された電流注入領域を有する半
導体レーザにおいて、 該電流注入領域の頂部は導電部材により被覆され、側部
は絶縁膜により被覆されていることを特徴とする半導体
レーザ。 - （２）導電部材からなるエッチング保護膜をマスクとし
て半導体基板をエッチングすることにより、メサ溝の形
成と電流注入領域の狭窄を行なう工程と、 メサ溝形成によって露出した半導体基板の表面を保護す
る絶縁膜を形成する工程と、 前記保護膜を被覆する絶縁膜のみを選択的にエッチング
除去する工程と、 前記保護膜を電流注入領域の電極として用いる工程とを
有することを特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060787A JPS63207187A (ja) | 1987-02-24 | 1987-02-24 | 半導体レ−ザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060787A JPS63207187A (ja) | 1987-02-24 | 1987-02-24 | 半導体レ−ザおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63207187A true JPS63207187A (ja) | 1988-08-26 |
Family
ID=12585205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4060787A Pending JPS63207187A (ja) | 1987-02-24 | 1987-02-24 | 半導体レ−ザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63207187A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292687A (ja) * | 1987-05-26 | 1988-11-29 | Toshiba Corp | 半導体レ−ザおよびその製造方法 |
| JP2006108225A (ja) * | 2004-10-01 | 2006-04-20 | Mitsubishi Electric Corp | 半導体レーザ |
-
1987
- 1987-02-24 JP JP4060787A patent/JPS63207187A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292687A (ja) * | 1987-05-26 | 1988-11-29 | Toshiba Corp | 半導体レ−ザおよびその製造方法 |
| JP2006108225A (ja) * | 2004-10-01 | 2006-04-20 | Mitsubishi Electric Corp | 半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63207187A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP3344096B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2000183459A (ja) | リッジ導波路型半導体レーザ | |
| JPH09162484A (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JPS61234585A (ja) | 光集積回路およびその製造方法 | |
| JPH08130343A (ja) | 半導体レーザの製造方法 | |
| JPH04329688A (ja) | リッジ導波路型半導体レーザ素子の製作方法 | |
| JPH0927656A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPH0444285A (ja) | 半導体発光素子 | |
| JPS63211788A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP2004253602A (ja) | 光導波路素子およびその製造方法 | |
| JPS59155979A (ja) | 半導体レ−ザの製造方法 | |
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| JPH1154841A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3033664B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0376293A (ja) | 半導体レーザ装置 | |
| JPH0548209A (ja) | 半導体光デバイスとその製造方法 | |
| JPS6331187A (ja) | 半導体レ−ザ装置 | |
| JPS62259490A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JP2002343951A (ja) | 化合物半導体装置 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS61102085A (ja) | 分布帰還型半導体レ−ザの製造方法 | |
| JPS59198785A (ja) | 半導体レ−ザ素子およびその製造方法 | |
| JPS62286017A (ja) | 光スイツチ | |
| JPH10303511A (ja) | 半導体レ−ザ装置の製造方法 |