JPS6320912A

JPS6320912A - コンパレ−タ回路

Info

Publication number: JPS6320912A
Application number: JP61164772A
Authority: JP
Inventors: Jiro Tanuma; 田沼　二郎; Naoji Akutsu; 阿久津　直司
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1986-07-15
Filing date: 1986-07-15
Publication date: 1988-01-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はコンパレータ回路に関し、特にヒステリシス特
性を持つコンパレータ回路に関するものである。

（従来の技術）第７図は従来のコンパレータ回路の一例を示す回路図で
ある。同図において、１は演算増幅器等で実現されるコ
ンパレータ、２及び３は電源電圧Ｖｃｅ分圧してコンパ
レータ１の非反転入力端子（正極入力端子）にスライス
レベルとなる基準電圧ｖＲを与える抵抗、４はコンパレ
ータ１の出力をプルアップする抵抗、５はスライスレベ
ルのヒステリシス幅を定める正帰還用の抵抗、６はコン
パレータ１の反転入力端子（負極入力端子）に入力電圧
Ｖｉｎを与える入力端子、７はコンパレータ１の出力電
圧Ｖ。を出力する出力端子である。

次に第８図（ａ）　、　Ｃｂ）の入出力波形図を参照し
て動作を説明する。

入力電圧Ｖｉｎが、第８図（ａ）に示すように、三角波
の場合には出力電圧ＶＯは第８図（ｂ）に示す矩形波と
なる。フィードバック用の抵抗５を接続しない場合には
、第８図（ａ）に示すように、一定レベルのスライスレ
ベルｖ′Ｒとなるが、この抵抗５を接続することによっ
て、ΔＶだけヒステリシスを持ったスライスレベルｖＲ
に変化する。これはコンパレータ１の出力が抵抗５を介
して非反転入力端子に正帰還されるからである。このた
め、コンパレータ１の出力電圧ｖｏは、第８図（ｂ）に
示すように、正帰還用の抵抗５を持たないコンパレータ
回路の出力電圧煽に対して位相ずれを生ずることがわか
る。

（発明が解決しようとする問題点）しかしながら、前記構成のコンパレータ回路では、正帰
還用の抵抗５を小さくしてヒステリシス幅を大きくする
と位相遅れが大きくなるという欠点があり、フィードバ
ックループをもつ回路構成や制御システムに使用すると
、発振を起したり制御性能の悪化を招くなどの問題があ
るため技術的に満足のできる物ではなかった。また従来
の回路構成では正帰還用の抵抗５により入出力が直流的
に結合されるため、抵抗２，３．５の各抵抗値の組み合
わせによっては出力電圧Ｖ。のレベルが少なからず変化
するので、後続する回路によっては入力電圧が変化して
しまうため必ずしも好ましくなかった。さらに、他回路
との組み合わせにおいて例えば出力電圧ｖｏが誘導負荷
をもつパワー系のトランジスタをスイッチングする様な
回路においてはスイッチング直後に発生するスパイク電
流などの回り込みによりコンパレータ１の入力にノイズ
が乗って誤動作するので、従来回路構成により、ヒステ
リシスを大きくとると位相遅れが大きくなって、回路系
の発振を生じるなどの問題があった。

本発明は以上述べた問題点を解決し、位相遅れのないヒ
ステリシス特性を持ち、安定性の高いコンパレータ回路
を提供するものである。

（問題点を解決するための手段）本発明は前記問題点を解決するために、非反転入力端子
の電圧と反転入力端子の電圧とを比較し、比較結果を示
す出力電圧を出力端子に出力するコンパレータを備えた
コンパレータ回路において、前記出力端子と非反転入力
端子との間にコンデンサを設けたものである。

（作用）本発明によれば以上のようにコンパレータ回路を構成し
たので、技術的手段は次のように作用する。コンデンサ
は、コンパレータの両入力端子の電圧の大小関係が逆転
して出力電圧の極性が反転したとき（”Ｈ”から”Ｌ”
、又は“Ｌ”からＨ”）、この出力電圧の変化による微
分波形を非反転端子の電圧に重畳させるように働く。即
ち、コンパレータが例えば反転型の場合には、反転入力
端子に入力電圧、非反転入力端子に基準電圧が印加され
るので、基準電圧に微分波形が重畳されてヒステリシス
が発生する。このヒステリシスは時間と共に減衰し、出
力電圧の極性の変化時のみに発生するので、位相ずれが
生じない。従って、前記従来技術の問題点を解決できる
のである。

（実施例）第１図は本発明の第１実施例を示す回路図であって、入
出力が反転する反転型のコンパレータ回路を示すもので
ある。同図において、第７図と同一の参照符号は同一性
のある構成要素を示す。８はコンパレータ１の出力端子
と非反転入力端子との間に接続されるコンデンサである
。

次に第２図（ａ）　、　（ｂ）の入出力波形図を参照し
て動作を説明する。同図（ａ）に入力電圧Ｖｉｎ及び基
準電圧ｖＲの波形を示し、同図（ｂ）には出力電圧ｖｏ
の波形を示す。

入力端子６よりコンパレータ１の反転入力端子に、第７
図の場合と同様、三角波の入力電圧Ｖｉｎを印加するも
のとする。コンパレータ１の非反転入力端子の基準電圧
によるスライスレベルｖＲは初め抵抗２．３の抵抗値に
よって定まる一定値（Ｖｔｈ　）である（第２図（ａ）
の（イ））。その後、入力電圧Ｖｉｎが一定値（Ｖｔｈ
　）のスライスレベルｖＲを越えた瞬間、コンパレータ
１の出力電圧ＶＯはスイッチングして切シ換わる（第２
図（ｂ）の（ロ））。この結果、スライスレベルＶＲは
、コンパレータ１の出力端子よりコンデンサ８を介して
非反転入力端子に電流が流れるため、抵抗２，３．４と
コンデンサ８とから定まる時定数を持つ電圧が重畳され
て、第２図（ａ）の（ハ）に示すような微分波による微
視的なヒステリシスが発生する。このヒステリシスは交
流的なものであり、時間と共に減衰するので、三角波の
入力電圧Ｖｉ　ｎがスライスレベルｖＲとクロスするま
での間に、そのレベルは一定値Ｖｔｈに戻っている。従
って、第７図の抵抗５による場合とは異なり本実施例の
コンパレータ回路では位相ずれは発生しない。

第３図は本発明の第２の実施例を示す回路図であって、
入出力が同じ極性となる非反転型のコンパレータ回路を
示すものである。同図において、第１図と同一の参照符
号は同一性のある構成要素を示す。９はスライスレベル
となる基準電圧ｖｔｈをコンパレータ１の反転入力端子
に入力するための入力端子、１０は入力電圧Ｖｉｎ　を
入力する入力端、子、１１は入力端子１０とコンパレー
タ１の非反転入力端子の間に挿入される抵抗である。

次に第４図の入出力波形図を参照して動作を説明する。

同図（ａ）に入力電圧Ｖｉｎの波形とスライスレベルと
の関係を示し、同図（ｂ）には同図（ａ）に対応する出
力電圧ｖｏの波形を示す。

三角波ノ入力電圧Ｖｉｎ　を入力端子１０に入力すると
）入力電圧ＶｉｎがスライスレベルＶｔｈとクロスする
と同時に、コンパレータ１の出力電圧ｖｏは反転して逆
極性となるため、コンパレータ１の非反転入力端子の電
圧節は、第４図（ａ）に示すように、この結果、微分波
の立上り部分に相当するΔＶだけの交流的なヒステリシ
スが発生する。このΔＶは時間とともに減衰するので非
反転端子の電圧Ｖ■はやがて入力電圧Ｖｉｎのレベルま
で戻るので位相の遅れは発生しない。なお、ΔＶは入力
抵抗１１とコンデンサ８さらにはプルアップ抵抗４と入
力電圧Ｖｉｎとｖｃによりコンパレータ回路に存在する
ノイズレベルに応じて決定する。特にコンパレータ１の
出力のスイッチングによυ発生するノイズに灯しては安
定したコンパレータ特性を維持する事ができる。

第５図は第３の実施例を示す回路図であって、コンパレ
ータの出力によりトランジノ（スイッチングしてモータ
などのコイルに代表される誘導性負荷の定電流駆動する
ための回路を示すものである。同図において、第１図と
同一の参照符号は同一性のある構成要素を示す。１２は
コンパレータ１の出力によりスイッチング動作をするＰ
ＮＰ形のパワトランジスタ、１３はパワトランジスタ１
２のベース・エミッタ間に接続される抵抗、１４はコン
パレータ１の出力とパワトランジスタ１２０ペースに接
続される抵抗、１５はパワトランジスタ１２のコレクタ
に一端が接続される誘導性の負荷、１６は負荷１５の他
端とアース間に接続される電流検知用の抵抗、１７は負
荷１５と抵抗１６の接続点の電圧をコンパレータ１の非
反転端子へフィードバックさせる抵抗、１８はパワトラ
ンジスタ１８のコレクタとアース間に接続される還流用
のダイオードである。

次に第３図の各部の波形口金用いて動作を説明する。

動作はＰＷＭ（Ｐｕ１ｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａ
ｔｉｏｎ　）に代表されるような電流オン信号（入力電
圧）　ＶＩＮがコンパレータ１の反転端子に印加される
と、コンパレータ１の出力はＬＯＷレベルになるため、
パワトランジスタ１２はオンとなって負荷１５には、第
６図に示されるような負荷電流ｉＬが流れる。負荷電流
ｉＬが増加すると、電流検知用抵抗１６により検出され
た電圧はフィードバック用の抵抗１７全通してコンパレ
ータ１の非反転入力端子にフィードバックされる。この
フィードバック電圧■■が入力電圧ＶＩＮ　ｔ’超える
と、コンパレータ１の出力はＨｉｇｈレベルとなって、
トランジスタ１２はオフし、電源Ｖ。Ｃからの電流はス
トップする。

負荷１５は誘導性があるため、このストップした電流分
を還流用ダイオード１８によって、第６図に示す様な電
流ｉＤが流れる。やがて負荷電流ＩＬのレベルが低下し
、再び電流フィードバック電圧Ｖ■が入力電圧ＶＩＮに
達すると、回路は再びオン状態となる。この繰シ返しに
よシ、負荷１５は定電流で制御される。ところで、トラ
ンジスタ１２がオフ状態から再びオン状態に移行する時
、還流用ダイオード１８の回復する間にトランジスタ１
２から直接流れ込むサージ電流（第６図（イ））により
、短い時間ではあるが大きな電流が流れるため、」辺回
路に基板のパターンを通してノイズを発生する。

これにより、小信号であるコンパレータ１の非反転端子
の電圧（フィードバック電圧Ｖ■）、場合によっては入
力電圧ＶＩＮも含めて多少なシともノイズが発生する。

コンパレータ回路に、ヒステリシスがないと、このサー
ジ電流によるノイズ（第６図（ロ））でコンパレータ１
の出力が再び）（ｉｇｈレベルになシ、トランジスタ１
２がオフするという誤動作が発生する。さらに、これの
繰り返しによシ発振状態となって、トランジスタ１２の
スイッチング周波数が上がる。この結果、スイッチング
による熱損失が犬きくなシ、トランジスタ１２の破壊に
つながる。しかし、適当な小容量のコンデンサ８でヒス
テリシスを加えることによシ、誤動作の発生を防ぐこと
が可能となる。本実施例は後続するパワー系のスイッチ
ングコントロール用として使用したコンパレータ１の、
スイッチング直後のノイズ対策として有効である。

（発明の効果）以上、詳細に説明したように、本発明によれば、コンパ
レータ回路において交流的なヒステリシスをコンパレー
タの出力端子と非反転入力端子（正入力）の間にコンデ
ンサを挿入することによシ実現したので、従来のコンパ
レータ回路に見られた位相遅れといったものではないの
で、回路や制御系などの閉ループ制御時に大きな問題と
なる安定性や制御性能に大きな効果が期待できる。さら
に入力と出力の間にＤＣ的な結びつきがないので、コン
パレータの出力が安定する。さらに、コンデンサによる
ヒステリシス幅はコンパレータの反転直後が特に大きい
ため、後続してパワスイッチングする回路がある場合に
は、ノイズに強いコンパレータ回路として期待できる。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図は第１図
の実施例の動作説明図、第３図は本発明の第２の実施例
の回路図、第４図は第３図の実施例の動作説明図、第５
図は本発明の第３の実施例の回路図、第６図は第５図の
実施例の動作説明図、第７図は従来のコンパレータ回路
を示す回路図、第８図は従来の動作説明図である。１・・・コンパレータ、２　、３　、４．１１，１３，
１４゜１６　、１７・・・抵抗、６　、９　、１０・・
・入力端子、７・・・出力端子、８・・・コンデンサ、
１２・・・パワトランジスタ、１５・・・負荷、１８・
・・ダイオード第３図咄５ハ〉（へたｙｌ、ｘエウＪン及臂つツコ第４図が発呼！３１垢罪面詩琲戒闇第５図第６図ルミ丞」ブンＪぐレータ　ｒｉＩ訃を）０第７図従十句入ニガ多良酌岨第８図

Claims

【特許請求の範囲】非反転入力端子の電圧と反転入力端子の電圧とを比較し
、比較結果を示す出力電圧を出力端子に出力するコンパ
レータを備えたコンパレータ回路において、前記出力端子と非反転入力端子との間にコンデンサを設
けたことを特徴とするコンパレータ回路。