JPS63211713A - セラミツクス素子の製造方法 - Google Patents
セラミツクス素子の製造方法Info
- Publication number
- JPS63211713A JPS63211713A JP62042940A JP4294087A JPS63211713A JP S63211713 A JPS63211713 A JP S63211713A JP 62042940 A JP62042940 A JP 62042940A JP 4294087 A JP4294087 A JP 4294087A JP S63211713 A JPS63211713 A JP S63211713A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ceramic
- electrodes
- thin plate
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、セラミックス素子の製造方法に関し、特にリ
ード線と接続する電極構造の形成工程を改良したセラミ
ックス素子の製造方法に係わる。
ード線と接続する電極構造の形成工程を改良したセラミ
ックス素子の製造方法に係わる。
（従来の技術）
薄板状セラミックス素子としては、単板チップ・コンデ
ンサ、圧電素子等があり、多層セラミックス素子として
は積層チップ・コンデンサ等がある。単板チップ・コン
デンサは、第１０図に示す如く焼成されたセラミックス
薄板１の表面に銀ベースト焼付は又はＮ１、Ｃｕなどの
めっき法により電極２を形成し、裏面にも同様に電極（
図示せず）を形成した後、これら表裏面の電極２にリー
ド線３ａ、 ３ｂを夫々はんだ付けすることにより製造
されている。積層チップ・コンデンサは、シート成形し
たセラミックス生シートの上に内部電極となる導体ペー
ストを印刷し、これら生シートを多数枚積み重ね、この
上下に導体ペーストが印刷されていない２枚のセラミッ
クス生シートを配置し、熱間圧着して一体物し、更に１
素子毎にカットした後、焼成して中央付近で互いに交差
した一対の内部対向電極４ａ、 ４ｂを有するセラミッ
クス積層体５を作製し、ひきつづき該積層体５の各内部
電極４ａ、 ４ｂの露出側面に銀ペースト焼付けを行な
って外部電極６ａ１６ｂを形成することにより製造され
ている（第１１図図示）。
ンサ、圧電素子等があり、多層セラミックス素子として
は積層チップ・コンデンサ等がある。単板チップ・コン
デンサは、第１０図に示す如く焼成されたセラミックス
薄板１の表面に銀ベースト焼付は又はＮ１、Ｃｕなどの
めっき法により電極２を形成し、裏面にも同様に電極（
図示せず）を形成した後、これら表裏面の電極２にリー
ド線３ａ、 ３ｂを夫々はんだ付けすることにより製造
されている。積層チップ・コンデンサは、シート成形し
たセラミックス生シートの上に内部電極となる導体ペー
ストを印刷し、これら生シートを多数枚積み重ね、この
上下に導体ペーストが印刷されていない２枚のセラミッ
クス生シートを配置し、熱間圧着して一体物し、更に１
素子毎にカットした後、焼成して中央付近で互いに交差
した一対の内部対向電極４ａ、 ４ｂを有するセラミッ
クス積層体５を作製し、ひきつづき該積層体５の各内部
電極４ａ、 ４ｂの露出側面に銀ペースト焼付けを行な
って外部電極６ａ１６ｂを形成することにより製造され
ている（第１１図図示）。
しかしながら、単板チップ・コンデンサの製造方法では
リード線３ａ、 ３ｂを表裏面の電極２取付けなければ
ならず、リード線の付は作業が繁雑となり、しかもコン
デンサを回路基板等に実装する場合、裏面側のリード線
３ｂが実装の障害となる。また、積層チップ・コンデン
サの製造方法では外部電極６ａ、 ６ｂをセラミックス
積層体５の対向する側面全体に形成するため、外部電極
６ａ、６ｂの形成作業が繁雑となるばかり、コンデンサ
自体が大きくなる。しかも該外部電極６ａ、 ６ｂが積
層体５の下部端面にまで形成されるため、回路基板への
実装の障害となる。
リード線３ａ、 ３ｂを表裏面の電極２取付けなければ
ならず、リード線の付は作業が繁雑となり、しかもコン
デンサを回路基板等に実装する場合、裏面側のリード線
３ｂが実装の障害となる。また、積層チップ・コンデン
サの製造方法では外部電極６ａ、 ６ｂをセラミックス
積層体５の対向する側面全体に形成するため、外部電極
６ａ、６ｂの形成作業が繁雑となるばかり、コンデンサ
自体が大きくなる。しかも該外部電極６ａ、 ６ｂが積
層体５の下部端面にまで形成されるため、回路基板への
実装の障害となる。
（発明が解決しようとする問題点）
本発明は、上記従来の問題点を解決するためになされた
もので、電極に対する外部リード線等の接続を簡単に行
なうことができ、かつ回路基板への実装信頼性を向上し
得るセラミックス素子の製造方法を提供しようとするも
のである。
もので、電極に対する外部リード線等の接続を簡単に行
なうことができ、かつ回路基板への実装信頼性を向上し
得るセラミックス素子の製造方法を提供しようとするも
のである。
［発明の構成］
（問題点を解決するための手段）
本発明は、セラミックス薄板の表面に互いに電気的に分
離された２つの電極を、該薄板の裏面に１つの電極を夫
々形成する工程と、前記薄板の表面に形成された電極の
いずれか一方の電極にレーザ光を照射してスルホールを
形成すると共に該一方の電極と前記裏面の電極とを導通
させる工程とを具備したことを特徴とするセラミックス
素子の製造方法である。
離された２つの電極を、該薄板の裏面に１つの電極を夫
々形成する工程と、前記薄板の表面に形成された電極の
いずれか一方の電極にレーザ光を照射してスルホールを
形成すると共に該一方の電極と前記裏面の電極とを導通
させる工程とを具備したことを特徴とするセラミックス
素子の製造方法である。
（作用）
本発明によれば、セラミックス薄板の表面に互いに電気
的に分離された２つの電極を、該薄板の裏面に１つの電
極を夫々形成し、更に該薄板の表面に形成された電極の
いずれか一方の電極にし一ザ光を照射してスルホールを
形成すると共に該一方の電極と前記裏面の電極とを導通
させることによって、セラミックス薄板の表面側に互い
に電気的に分離され、一方が裏面の電極とスルホールを
介した導通した２つの電極を形成できる。その結果、セ
ラミックス薄板の表裏面の電極に対してリード線を表面
側で接続させることができるため、リード線の取付は作
業を著しく簡単にできる。しかもセラミックス薄板の裏
面にリード線を接続しないために、回路基板への実装性
を向上できる。
的に分離された２つの電極を、該薄板の裏面に１つの電
極を夫々形成し、更に該薄板の表面に形成された電極の
いずれか一方の電極にし一ザ光を照射してスルホールを
形成すると共に該一方の電極と前記裏面の電極とを導通
させることによって、セラミックス薄板の表面側に互い
に電気的に分離され、一方が裏面の電極とスルホールを
介した導通した２つの電極を形成できる。その結果、セ
ラミックス薄板の表裏面の電極に対してリード線を表面
側で接続させることができるため、リード線の取付は作
業を著しく簡単にできる。しかもセラミックス薄板の裏
面にリード線を接続しないために、回路基板への実装性
を向上できる。
（発明の実施例）
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
実施例１
まず、セラミックス薄板１１の表面に銀ペーストの焼付
けにより互いに電気的に分離された表面電極１２と部分
電極１３を形成した後、銀ペーストの焼付けにより裏面
電［１４を形成した（第１図（Ａ）、（Ｂ）図示）。つ
づいて、第２図に示すように前記部分電極１３の表面に
レーザ光発振器からレーザ光１５を照射した。この時、
セラミックス薄板１１のレーザ光照射部に貫通孔が形成
されると共に、セラミックスを構成している金属と電極
材料の一部が蒸発して該貫通孔内壁に金属が付着してス
ルホール１５が形成された。こうしたスルホール１６の
形成により部分電極１３と裏面電極１４とが電気的に導
通された単板チップ・コンデンサ１７が製造された（第
３図図示）。この後、前記表面電極１２と部分電極１３
に第４図に示すようにリード線１８ａ 、 １８ｂを夫
々はんだ付け°すれば、コンデンサ１７の片面のみでの
リード線１８ａ 、 １８ｂの接続を行なうことができ
る。
けにより互いに電気的に分離された表面電極１２と部分
電極１３を形成した後、銀ペーストの焼付けにより裏面
電［１４を形成した（第１図（Ａ）、（Ｂ）図示）。つ
づいて、第２図に示すように前記部分電極１３の表面に
レーザ光発振器からレーザ光１５を照射した。この時、
セラミックス薄板１１のレーザ光照射部に貫通孔が形成
されると共に、セラミックスを構成している金属と電極
材料の一部が蒸発して該貫通孔内壁に金属が付着してス
ルホール１５が形成された。こうしたスルホール１６の
形成により部分電極１３と裏面電極１４とが電気的に導
通された単板チップ・コンデンサ１７が製造された（第
３図図示）。この後、前記表面電極１２と部分電極１３
に第４図に示すようにリード線１８ａ 、 １８ｂを夫
々はんだ付け°すれば、コンデンサ１７の片面のみでの
リード線１８ａ 、 １８ｂの接続を行なうことができ
る。
なお、上記実施例１ではセラミックス薄板表面に互いに
電気的に分離された表面電極と部分電極を形成し、該部
分電極にスルホールを形成したが、これに限定されない
。例えば、まず第５図に示すように表面電極１２の中央
に円形のセラミックス薄板露出領域１９を形成した後、
該領域１９にレーザ光を照射して前記実施例１と同様、
裏面電極（図示せず）と電気的に導通するスルホール１
６を形成して単板チップ・コンデンサ１７を作製する。
電気的に分離された表面電極と部分電極を形成し、該部
分電極にスルホールを形成したが、これに限定されない
。例えば、まず第５図に示すように表面電極１２の中央
に円形のセラミックス薄板露出領域１９を形成した後、
該領域１９にレーザ光を照射して前記実施例１と同様、
裏面電極（図示せず）と電気的に導通するスルホール１
６を形成して単板チップ・コンデンサ１７を作製する。
つづいて、表面電極１２及びスルホール１６内にリード
線をはんだ付けすれば、第６図に示すようにリード線１
８ａ 、 １８ｂをコンデンサ１７の片面で接続するこ
とができる。
線をはんだ付けすれば、第６図に示すようにリード線１
８ａ 、 １８ｂをコンデンサ１７の片面で接続するこ
とができる。
実施例２
まず、シート成形したセラミックス生シートの上に内部
電極となる導体ペーストを印刷し、これら生シートを例
えば４枚積み重ね、この上下に導体ペーストが印刷され
ていない２枚のセラミックス生シートを配置し、熱間圧
着して一体物し、更に１素子毎にカットした後、焼成し
て中央付近で互いに交差した一対の内部対向電極２１ａ
、 ２１ｂを有するセラミックス積層体２２を作製し
た（第７図図示）。つづいて、第８図に示すように前記
各内部対向電極２１ａ 、 ２１ｂに対応する前記積層
体２２（７３表面にレーザ光発振器からのレーザ光２３
．２３を順次照射した。この時、前述した実施例１と同
様にセラミックス積層体２２のレーザ光照射部に貫通孔
が夫々形成されると共に、セラミックスを構成している
金属と内部対向電極材料の一部が蒸発して各貫通孔内壁
に金属が付着してスルホール２４ａ１２４ｂが形成され
た。こうしたスルホール２４ａ１２４ｂの形成により夫
々の内部電極２１ａ 、 ２１ｂが相互に導通された積
層チップ・コンデンサ２５が製造された。しかる後、各
スルホール２４ａ 、２４ｂ内にリード線２６ａ 、
２６ｂを挿入し、はんだ付けすれば、第９図に示すよう
にリード線２６ａ １２６ｂを積層チップ・コンデンサ
２５の片面で接続することができる。
電極となる導体ペーストを印刷し、これら生シートを例
えば４枚積み重ね、この上下に導体ペーストが印刷され
ていない２枚のセラミックス生シートを配置し、熱間圧
着して一体物し、更に１素子毎にカットした後、焼成し
て中央付近で互いに交差した一対の内部対向電極２１ａ
、 ２１ｂを有するセラミックス積層体２２を作製し
た（第７図図示）。つづいて、第８図に示すように前記
各内部対向電極２１ａ 、 ２１ｂに対応する前記積層
体２２（７３表面にレーザ光発振器からのレーザ光２３
．２３を順次照射した。この時、前述した実施例１と同
様にセラミックス積層体２２のレーザ光照射部に貫通孔
が夫々形成されると共に、セラミックスを構成している
金属と内部対向電極材料の一部が蒸発して各貫通孔内壁
に金属が付着してスルホール２４ａ１２４ｂが形成され
た。こうしたスルホール２４ａ１２４ｂの形成により夫
々の内部電極２１ａ 、 ２１ｂが相互に導通された積
層チップ・コンデンサ２５が製造された。しかる後、各
スルホール２４ａ 、２４ｂ内にリード線２６ａ 、
２６ｂを挿入し、はんだ付けすれば、第９図に示すよう
にリード線２６ａ １２６ｂを積層チップ・コンデンサ
２５の片面で接続することができる。
［発明の効果］
以上詳述した如く、本発明によれば電極に対する外部リ
ード線等の接続を簡単に行なうことができ、かつ回路基
板への実装信頼性を向上し得るセラミックス素子の製造
方法を提供できる。
ード線等の接続を簡単に行なうことができ、かつ回路基
板への実装信頼性を向上し得るセラミックス素子の製造
方法を提供できる。
第１図〜第４図は本発明の実施例１におけるリード線付
き単板チップ・コンデンサの製造工程を示す図であり、
第１図（Ａ）は電極形成後の状態を示す平面図、同図（
Ｂ）は同図＜Ａ）の断面図、第２図はレーザ光の照射工
程を示す断面図、第３図はレーザ光の照射によりスルホ
ールが形成された単板チップ・コンデンサを示す断面図
、第４図は単板チップ・コンデンサにリード線を接続し
た状態を示す平面図である。第５図、第６区立実施例１
の変形例であるリード線付き単板チップ・コンデンサの
製造工程を示す断面図。第７図〜第９図は本発明の実施
例２におけるリード線付きチップ・コンデンサの製造工
程を示す図であり、第７図はセラミックス積層体を示す
部分切欠斜視図、第８図はレーザ光を照射する工程を示
す斜視図、第９図はスルホールを形成した積層チップ・
コンデンサにリード線を接続した状態を示す断面図であ
る。第１０図は従来法により製造されたリード線付き単
板チップ・コンデンサを示す斜視図、第１１図は従来法
により製造されたリード線付き積層チップ・コンデンサ
を示す斜視図である。 １１・・・セラミックス薄板、１２・・・表面電極、１
３・・・部分電極、１４・・・裏面電極、１５．２３・
・・レーザ光、１６．２４ａ 、 ２４ｂ・・・スルホ
ール、１７・・・単板チップφコンデンサ、１８ａ 、
１８ｂ 、 ２６ａ 、 ２６ｂ ・・・リード線、
１９・・・セラミックス薄板露出領域、２１ａ 、 ２
１ｂ・・・内部対向電極、２２・・・セラミックス積層
体、２５・・・積層チップ・コンデンサ。 出願人代理人 弁理士 鈴江武彦 第５図 第９図 第１０図 ら 第１１図
き単板チップ・コンデンサの製造工程を示す図であり、
第１図（Ａ）は電極形成後の状態を示す平面図、同図（
Ｂ）は同図＜Ａ）の断面図、第２図はレーザ光の照射工
程を示す断面図、第３図はレーザ光の照射によりスルホ
ールが形成された単板チップ・コンデンサを示す断面図
、第４図は単板チップ・コンデンサにリード線を接続し
た状態を示す平面図である。第５図、第６区立実施例１
の変形例であるリード線付き単板チップ・コンデンサの
製造工程を示す断面図。第７図〜第９図は本発明の実施
例２におけるリード線付きチップ・コンデンサの製造工
程を示す図であり、第７図はセラミックス積層体を示す
部分切欠斜視図、第８図はレーザ光を照射する工程を示
す斜視図、第９図はスルホールを形成した積層チップ・
コンデンサにリード線を接続した状態を示す断面図であ
る。第１０図は従来法により製造されたリード線付き単
板チップ・コンデンサを示す斜視図、第１１図は従来法
により製造されたリード線付き積層チップ・コンデンサ
を示す斜視図である。 １１・・・セラミックス薄板、１２・・・表面電極、１
３・・・部分電極、１４・・・裏面電極、１５．２３・
・・レーザ光、１６．２４ａ 、 ２４ｂ・・・スルホ
ール、１７・・・単板チップφコンデンサ、１８ａ 、
１８ｂ 、 ２６ａ 、 ２６ｂ ・・・リード線、
１９・・・セラミックス薄板露出領域、２１ａ 、 ２
１ｂ・・・内部対向電極、２２・・・セラミックス積層
体、２５・・・積層チップ・コンデンサ。 出願人代理人 弁理士 鈴江武彦 第５図 第９図 第１０図 ら 第１１図
Claims (2)
- （１）セラミックス薄板の表面に互いに電気的に分離さ
れた２つの電極を、該薄板の裏面に１つの電極を夫々形
成する工程と、前記薄板の表面に形成された電極のいず
れか一方の電極にレーザ光を照射してスルホールを形成
すると共に該一方の電極と前記裏面の電極とを導通させ
る工程とを具備したことを特徴とするセラミックス素子
の製造方法。 - （２）中央付近で互い交差した２枚以上の電極からなる
一対の内部対向電極を有するセラミックス積層体を作製
する工程と、前記各内部対向電極に対応する前記積層体
の表面にレーザ光を夫々照射してスルホールを形成する
と共に各内部対向電極とを導通させる工程とを具備した
ことを特徴とする特許請求の範囲第１項記載のセラミッ
クス素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042940A JPS63211713A (ja) | 1987-02-27 | 1987-02-27 | セラミツクス素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62042940A JPS63211713A (ja) | 1987-02-27 | 1987-02-27 | セラミツクス素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63211713A true JPS63211713A (ja) | 1988-09-02 |
Family
ID=12650009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62042940A Pending JPS63211713A (ja) | 1987-02-27 | 1987-02-27 | セラミツクス素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63211713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02192186A (ja) * | 1989-01-19 | 1990-07-27 | Toto Ltd | 圧電素子 |
| JP2019220686A (ja) * | 2018-06-14 | 2019-12-26 | ノウルズ （ユーケー） リミテッド | 電気終端を有するキャパシタ |
-
1987
- 1987-02-27 JP JP62042940A patent/JPS63211713A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02192186A (ja) * | 1989-01-19 | 1990-07-27 | Toto Ltd | 圧電素子 |
| JP2019220686A (ja) * | 2018-06-14 | 2019-12-26 | ノウルズ （ユーケー） リミテッド | 電気終端を有するキャパシタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JPH03181191A (ja) | 配線基板 | |
| JPH01127231U (ja) | ||
| JPS61136630U (ja) | ||
| JP2001044068A (ja) | 小型な表面実装用部品及びその製造方法 | |
| JPS5921542Y2 (ja) | セラミツク共振子 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP2000223358A (ja) | 面実装型セラミック電子部品 | |
| JP3423445B2 (ja) | 積層部品及びその製造方法 | |
| JPS6240817U (ja) | ||
| JPS6148996A (ja) | セラミツク多層配線基板の製造方法 | |
| JP2000114100A (ja) | 多連型電子部品 | |
| JP2006100680A (ja) | 電子デバイス用パッケージおよびその製造方法並びに圧電デバイス | |
| JPH0427155Y2 (ja) | ||
| JPS5930520Y2 (ja) | 積層貫通型磁器コンデンサ | |
| JPS5993123U (ja) | チツプ状磁器コンデンサ | |
| JPS6311702Y2 (ja) | ||
| JPH0338919U (ja) | ||
| JPS58291Y2 (ja) | 貫通型複合磁器コンデンサ | |
| JPH0142333Y2 (ja) | ||
| JPH062243Y2 (ja) | チツプ抵抗 | |
| JPH0530342Y2 (ja) | ||
| JPH05175356A (ja) | メタルウォールパッケージ | |
| JP2001203554A (ja) | 圧電共振部品およびその製造方法 | |
| JPS6125239B2 (ja) |