JPS63213036A - プログラマブル制御装置の制御方法 - Google Patents
プログラマブル制御装置の制御方法Info
- Publication number
- JPS63213036A JPS63213036A JP62045266A JP4526687A JPS63213036A JP S63213036 A JPS63213036 A JP S63213036A JP 62045266 A JP62045266 A JP 62045266A JP 4526687 A JP4526687 A JP 4526687A JP S63213036 A JPS63213036 A JP S63213036A
- Authority
- JP
- Japan
- Prior art keywords
- page
- program
- module
- information
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プログラマブル制御装置内の複数の演算制
御部のうちのいずれかに配置されたプログラム・モジュ
ールが破壊された際に、そのプログラム・モジュールを
短時間で復帰させることが出来るプログラマブル制御装
置の制御方法に関するものである。
御部のうちのいずれかに配置されたプログラム・モジュ
ールが破壊された際に、そのプログラム・モジュールを
短時間で復帰させることが出来るプログラマブル制御装
置の制御方法に関するものである。
第３図は例えば文献”フォールト・トレラント・コンピ
ュータ”（日経エレクトロニクス、１９８３．５．９）
に示された従来のマルチプロセッサ方式のプログラマブ
ル制御装置の構成を大略したブロック図であり、図にお
いて、（１−１）〜（１−Ｎ）は演算実行を司る複数の
演算制御部、２は制御プログラムが機能単位に複数に分
割されてなる各プログラム・モジュールの入力や編集及
びそのプログラム・モジュールの実行指示を行なうため
のメンテナンスツール、３はメンテナンスツール１の指
示に基づき各演算制御部（１−１）〜（１−Ｎ）に対し
てプログラム・モジュールの配置やモジュール実行管理
を行なう管理部、４は各演算制御部（１−１）〜（１−
Ｎ）の処理に応じてデータの入出力を行なう入出力装置
部、５は演算制御部（１−１）〜（１−Ｎ）と入出力装
置部４が共通にアクセスできる共有メモリ、６は演算制
御部（１−１）〜（１−Ｎ）、管理部２．入出力装置部
４．共有メモリ５を並列に接続するシステム・バスであ
る。
ュータ”（日経エレクトロニクス、１９８３．５．９）
に示された従来のマルチプロセッサ方式のプログラマブ
ル制御装置の構成を大略したブロック図であり、図にお
いて、（１−１）〜（１−Ｎ）は演算実行を司る複数の
演算制御部、２は制御プログラムが機能単位に複数に分
割されてなる各プログラム・モジュールの入力や編集及
びそのプログラム・モジュールの実行指示を行なうため
のメンテナンスツール、３はメンテナンスツール１の指
示に基づき各演算制御部（１−１）〜（１−Ｎ）に対し
てプログラム・モジュールの配置やモジュール実行管理
を行なう管理部、４は各演算制御部（１−１）〜（１−
Ｎ）の処理に応じてデータの入出力を行なう入出力装置
部、５は演算制御部（１−１）〜（１−Ｎ）と入出力装
置部４が共通にアクセスできる共有メモリ、６は演算制
御部（１−１）〜（１−Ｎ）、管理部２．入出力装置部
４．共有メモリ５を並列に接続するシステム・バスであ
る。
第４図は管理部３の内部構成を示すブロック図であり、
図において、１０は中央処理部（以下、ＣＰＵという）
、２０はシステムのハードウェア管理情報やソフトウェ
ア管理情報を記憶しているシステムメモリ、２１はシス
テムメモリ２０内にあって現在システム内に登録されて
いる全プログラム・モジュールをバックアップとして持
つモジー−ル情報記憶部、２２はモジュール情報記憶部
２１内にあって各プログラム・モジュールのオブジェク
トの先頭番地やステップ数を保持するモジュールマツプ
テーブル、２３は同じ（モジュール情報記憶部２１内に
あってプログラム・モジュールのオブジェクトを記憶し
ているオブジェクトメモリである。
図において、１０は中央処理部（以下、ＣＰＵという）
、２０はシステムのハードウェア管理情報やソフトウェ
ア管理情報を記憶しているシステムメモリ、２１はシス
テムメモリ２０内にあって現在システム内に登録されて
いる全プログラム・モジュールをバックアップとして持
つモジー−ル情報記憶部、２２はモジュール情報記憶部
２１内にあって各プログラム・モジュールのオブジェク
トの先頭番地やステップ数を保持するモジュールマツプ
テーブル、２３は同じ（モジュール情報記憶部２１内に
あってプログラム・モジュールのオブジェクトを記憶し
ているオブジェクトメモリである。
第５図は各演算制御部（１−１）〜（１−Ｎ）のうちの
１つを演算制御部１として例示したブロック図であり、
図において、３０はＣＰＵ、４０はプログラムメモリ、
４１はプログラムメモリ４０内にあってその演算制御部
１に配置された各プログラム・モジュールのオブジェク
トの先頭番地やステップ数を保持するモジー−ルマップ
テーブル、４２はプログラムメモリ４０内のオブジェク
トメモリであり、管理部３のシステムメモリ２０内のオ
ブジェクトメ、モリ２３の一部を含む。
１つを演算制御部１として例示したブロック図であり、
図において、３０はＣＰＵ、４０はプログラムメモリ、
４１はプログラムメモリ４０内にあってその演算制御部
１に配置された各プログラム・モジュールのオブジェク
トの先頭番地やステップ数を保持するモジー−ルマップ
テーブル、４２はプログラムメモリ４０内のオブジェク
トメモリであり、管理部３のシステムメモリ２０内のオ
ブジェクトメ、モリ２３の一部を含む。
次に動作について説明する。演算制御部（１−１）〜（
１−Ｎ）の内のいずれかの演算制御部におけるプログラ
ム・モジュールの一部が破壊されたり、あるいは演算制
御部（１−１）〜（１−Ｎ）の内のいずれかが故障した
際には、管理部３はシステムメモリ２０内のモジュール
情報記憶部２１の中から、破壊されたプログラム・モジ
ュール、あるいは故障した演算制御部に配置されていた
全プログラム・モジュールを読み出して、プログラム・
モジュールの再配置を行ない、演算を続行する。
１−Ｎ）の内のいずれかの演算制御部におけるプログラ
ム・モジュールの一部が破壊されたり、あるいは演算制
御部（１−１）〜（１−Ｎ）の内のいずれかが故障した
際には、管理部３はシステムメモリ２０内のモジュール
情報記憶部２１の中から、破壊されたプログラム・モジ
ュール、あるいは故障した演算制御部に配置されていた
全プログラム・モジュールを読み出して、プログラム・
モジュールの再配置を行ない、演算を続行する。
従来のプログラマブル制御装置の制御方法は以上の様に
行われているので、ある演算制御部内のプログラム・モ
ジュールの一部が破壊された場合にも、そのプログラム
・モジュール全体を再配置しなければならず、故障から
再実行までの処理時間が長くなるという問題点があった
。
行われているので、ある演算制御部内のプログラム・モ
ジュールの一部が破壊された場合にも、そのプログラム
・モジュール全体を再配置しなければならず、故障から
再実行までの処理時間が長くなるという問題点があった
。
この発明は上記のような問題点を解消するためになされ
たもので、プログラム・モジュールの再配置に要する時
間を短縮し、故障時間の短いプログラマブル制御装置の
制御方法を得ることを目的とする。
たもので、プログラム・モジュールの再配置に要する時
間を短縮し、故障時間の短いプログラマブル制御装置の
制御方法を得ることを目的とする。
この発明に係るプログラマブル制御装置の制御方法は、
各演算制御部にはプログラム・モジュールをページ分割
して記憶させておき、また管理部または共有メモリには
各演算制御部に配置されるプログラム・モジュール及び
その実行のための管理情報をモジュール・バックアップ
情報としてページ分割して記憶させておき、演算制御部
のあるページの記憶が破壊されたとき、管理部はその演
算制御部からの故障情報に含まれる故障プログラム・モ
ジュール番号と故障ページ番号に基づきそのプログラム
・モジュールのそのページ情報のみを前記モジュール・
バックアップ情報から再ロードし、再実行可能にするも
のである。
各演算制御部にはプログラム・モジュールをページ分割
して記憶させておき、また管理部または共有メモリには
各演算制御部に配置されるプログラム・モジュール及び
その実行のための管理情報をモジュール・バックアップ
情報としてページ分割して記憶させておき、演算制御部
のあるページの記憶が破壊されたとき、管理部はその演
算制御部からの故障情報に含まれる故障プログラム・モ
ジュール番号と故障ページ番号に基づきそのプログラム
・モジュールのそのページ情報のみを前記モジュール・
バックアップ情報から再ロードし、再実行可能にするも
のである。
〔作 用〕
この発明における演算制御部は内部のプログラム・モジ
ュールの一部が破壊された場合にはその破壊された部分
のプログラム・モジュール番号（以下、陽という）とそ
のページ隆を故障情報に付けて管理部または共有メモリ
へ転送し、管理部はそのプログラム・モジュールのその
ページ情報のみをモジュール・バックアップ情報から読
み出して、故障した演算制御部へ再ロードする。
ュールの一部が破壊された場合にはその破壊された部分
のプログラム・モジュール番号（以下、陽という）とそ
のページ隆を故障情報に付けて管理部または共有メモリ
へ転送し、管理部はそのプログラム・モジュールのその
ページ情報のみをモジュール・バックアップ情報から読
み出して、故障した演算制御部へ再ロードする。
以下、この発明の一実施例を図について説明する。
本発明においても、プログラマブル制御装置の基本的構
成は第３図に示す従来の装置と同様である。異なるのは
、管理部３または共有メモリ５のモジュール情報記憶部
２１及び演算制御部（１−１）〜（１−Ｎ）のプログラ
ムメモリ４０であるので、以下にこれらの部分の図につ
いて説明する。
成は第３図に示す従来の装置と同様である。異なるのは
、管理部３または共有メモリ５のモジュール情報記憶部
２１及び演算制御部（１−１）〜（１−Ｎ）のプログラ
ムメモリ４０であるので、以下にこれらの部分の図につ
いて説明する。
ただし、以下の説明では、モジュール情報記憶部２１が
管理部３内にある場合について説明する。
管理部３内にある場合について説明する。
第１図は本発明で用いる管理部３の構成の一例を示すブ
ロック図であり、図において、３は管理部、１０はＣＰ
Ｕ、２０はシステムメモリ、２１はモジュール情報記憶
部である。２４はモジュール情報記憶部２１の中にあっ
てプログラム・モジュールの先頭ページ陽とページ数を
保持するページマツプテーブル、２５は各ページの次ペ
ージ陽を保持するリンクテーブル、２６は各ページ単位
でプログラム・モジュールのオブジェクトが格納された
オブジェクトメモリである。
ロック図であり、図において、３は管理部、１０はＣＰ
Ｕ、２０はシステムメモリ、２１はモジュール情報記憶
部である。２４はモジュール情報記憶部２１の中にあっ
てプログラム・モジュールの先頭ページ陽とページ数を
保持するページマツプテーブル、２５は各ページの次ペ
ージ陽を保持するリンクテーブル、２６は各ページ単位
でプログラム・モジュールのオブジェクトが格納された
オブジェクトメモリである。
第２図は本発明で用いる演算制御部（１−１）〜（１−
Ｎ）の１つを演算制御部１として例示したブロック図で
あり、図において、１は演算制御部、３０はＣＰＵ、４
０はプログラムメモリである。プログラムメモリ４０内
は、管理部３内のモジュール情報記憶部２１と同様に、
ページマツプテーブル４３とリンクテーブル４４とオブ
ジェクトメモリ４５とから構成される。
Ｎ）の１つを演算制御部１として例示したブロック図で
あり、図において、１は演算制御部、３０はＣＰＵ、４
０はプログラムメモリである。プログラムメモリ４０内
は、管理部３内のモジュール情報記憶部２１と同様に、
ページマツプテーブル４３とリンクテーブル４４とオブ
ジェクトメモリ４５とから構成される。
次に、このようなプログラマブル制御装置の制御方法を
説明する。
説明する。
いま、演算制御部１上のプログラムメモリ４０の中のプ
ログラム・モジュール（ａ）の第３ページが破壊された
場合には、演算制御部１は故障情報とともにプログラム
・モジュール隘ａ及びページ−３なる情報を付けて、管
理部３へ転送する。これを受けた管理部３は、プログラ
ム・モジュール隘ａという情報からページマツプテーブ
ル２４を参照し、先頭ページがｉページであることを知
る。
ログラム・モジュール（ａ）の第３ページが破壊された
場合には、演算制御部１は故障情報とともにプログラム
・モジュール隘ａ及びページ−３なる情報を付けて、管
理部３へ転送する。これを受けた管理部３は、プログラ
ム・モジュール隘ａという情報からページマツプテーブ
ル２４を参照し、先頭ページがｉページであることを知
る。
故障ページは第３ページであるので、次にリンクテーブ
ル２５を２度参照することにより、故障ページは、オブ
ジェクトメモリ２６のｔページ目に格納されていること
を知ってこれを読み出す。さらに、このプログラム・モ
ジュール１４ａの第３ページのみを故障した演算制御部
１に再ロードする。
ル２５を２度参照することにより、故障ページは、オブ
ジェクトメモリ２６のｔページ目に格納されていること
を知ってこれを読み出す。さらに、このプログラム・モ
ジュール１４ａの第３ページのみを故障した演算制御部
１に再ロードする。
演算制御部１はプログラムメモリ４０内の故障ページを
書き換えた後、再び演算を実行する。
書き換えた後、再び演算を実行する。
なお、上記実施例では、モジュール情報記憶部２１を第
３図の管理部３内に設けたが、これに代えて第３図の共
有メモリ５内に設けてもよく、同様の効果を奏する。
３図の管理部３内に設けたが、これに代えて第３図の共
有メモリ５内に設けてもよく、同様の効果を奏する。
以上のように、この発明によれば、各演算制御部のプロ
グラム・モジュール、及び管理部または共有メモリのモ
ジー−ル・バックアップ情報をそれぞれページ分割して
記憶させておき、ページ単位で管理できるように構成し
たので、演算制御部内のプログラム・モジュール内の一
部が破壊された場合には、その破壊されたプログラム・
モジュールのそのページ分だけ、管理部または共有メモ
リ内のモジュール・バックアップ情報から再ロードすれ
ばよく、故障を短時間で修復できる効果がある。
グラム・モジュール、及び管理部または共有メモリのモ
ジー−ル・バックアップ情報をそれぞれページ分割して
記憶させておき、ページ単位で管理できるように構成し
たので、演算制御部内のプログラム・モジュール内の一
部が破壊された場合には、その破壊されたプログラム・
モジュールのそのページ分だけ、管理部または共有メモ
リ内のモジュール・バックアップ情報から再ロードすれ
ばよく、故障を短時間で修復できる効果がある。
第１図はこの発明の一実施例によるプログラマブル制御
装置の制御方法を実施する管理部の構成例を示すブロッ
ク図、第２図はこの発明の演算制御部の構成例を示すブ
ロック図、第３図は従来および本発明で用いるプログラ
マブル制御装置システム構成を示すブロック図、第４図
は従来の管理部の構成例を示すブロック図、第５図は従
来の演算制御部の構成例を示すブロック図である。 （１−１）〜（１−Ｎ）は演算制御部、２はメンテナン
スツール、３は管理部、４は入出力装置部、５は共有メ
モリ、１０はＣＰＵ、２０はシステムメモリ、２１はモ
ジー−ル情報記憶部、３０はＣＰＵ、４０はプログラム
メモリ。 なお、図中、同一符号は同一、又は相当部分を示す。
装置の制御方法を実施する管理部の構成例を示すブロッ
ク図、第２図はこの発明の演算制御部の構成例を示すブ
ロック図、第３図は従来および本発明で用いるプログラ
マブル制御装置システム構成を示すブロック図、第４図
は従来の管理部の構成例を示すブロック図、第５図は従
来の演算制御部の構成例を示すブロック図である。 （１−１）〜（１−Ｎ）は演算制御部、２はメンテナン
スツール、３は管理部、４は入出力装置部、５は共有メ
モリ、１０はＣＰＵ、２０はシステムメモリ、２１はモ
ジー−ル情報記憶部、３０はＣＰＵ、４０はプログラム
メモリ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 制御プログラムが機能単位に複数に分割されてなる各プ
ログラム・モジュールを収納して実行する機能をもつ複
数の演算制御部と、前記各演算制御部を含めた全体の前
記プログラム・モジュールの実行を管理するための管理
部と、前記各演算制御部及び前記管理部との共有メモリ
とを備えたプログラマブル制御装置の制御方法において
、前記各演算制御部には前記各プログラム・モジュール
をページ分割して記憶させておき、また前記管理部又は
前記共有メモリには前記各演算制御部に配置される前記
各プログラム・モジュール及びその実行のための管理情
報をモジュール・バックアップ情報としてページ分割し
て記憶させておき、前記演算制御部のあるページの記憶
が破壊されたとき、前記管理部はその演算制御部からの
故障情報に含まれる故障プログラム・モジュール番号と
故障ページ番号に基づきそのプログラム・モジュールの
そのページ情報のみを前記モジュール・バックアップ情
報から再ロードし、再実行可能にすることを特徴とする
プログラマブル制御装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62045266A JP2514023B2 (ja) | 1987-03-02 | 1987-03-02 | プログラマブル制御装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62045266A JP2514023B2 (ja) | 1987-03-02 | 1987-03-02 | プログラマブル制御装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63213036A true JPS63213036A (ja) | 1988-09-05 |
| JP2514023B2 JP2514023B2 (ja) | 1996-07-10 |
Family
ID=12714494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62045266A Expired - Lifetime JP2514023B2 (ja) | 1987-03-02 | 1987-03-02 | プログラマブル制御装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514023B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59140568A (ja) * | 1983-01-31 | 1984-08-11 | Fujitsu Ltd | プログラム異常処理方式 |
-
1987
- 1987-03-02 JP JP62045266A patent/JP2514023B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59140568A (ja) * | 1983-01-31 | 1984-08-11 | Fujitsu Ltd | プログラム異常処理方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2514023B2 (ja) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04139544A (ja) | データ復元方法 | |
| JPS63213036A (ja) | プログラマブル制御装置の制御方法 | |
| JPS6365544A (ja) | デ−タ削除方式 | |
| JP3547208B2 (ja) | マルチプロセッサシステム及びその構成方法 | |
| JPS63213035A (ja) | プログラマブル制御装置の制御方法 | |
| JPH0217550A (ja) | マルチプロセッサシステムの障害処理方式 | |
| JPH11143784A (ja) | プログラマブルコントローラ用表示装置 | |
| JPH04369735A (ja) | 計算機システムのバックアップ方式 | |
| JP4789263B2 (ja) | メモリ制御システム、メモリ制御装置、メモリ制御方法 | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| JP2552287B2 (ja) | システムバス方式 | |
| JP2844794B2 (ja) | ディスク装置 | |
| JPS63311557A (ja) | オフィスオートメーション装置 | |
| JPS60222944A (ja) | メモリパリテイエラ−処理方式 | |
| JPH0233653A (ja) | プログラマブル制御装置 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH0225198A (ja) | 分散監視方式 | |
| JPH0233654A (ja) | プログラマブル制御装置 | |
| JP2023001446A (ja) | 制御システム、方法、及び、プログラム | |
| JPS62195800A (ja) | 冗長回路付メモリｉｃのテスト装置 | |
| JP2021128420A (ja) | データ処理装置、制御方法およびプログラム | |
| JPH01276362A (ja) | プログラマブル制御装置 | |
| JPH04105137A (ja) | コンピュータ入出力機能チェック方式 | |
| JPS63292248A (ja) | デ−タ処理システム | |
| JPH03127241A (ja) | ページング仮想記憶方式におけるメモリ管理方式 |