JPS6321374B2 - - Google Patents
Info
- Publication number
- JPS6321374B2 JPS6321374B2 JP11355783A JP11355783A JPS6321374B2 JP S6321374 B2 JPS6321374 B2 JP S6321374B2 JP 11355783 A JP11355783 A JP 11355783A JP 11355783 A JP11355783 A JP 11355783A JP S6321374 B2 JPS6321374 B2 JP S6321374B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stereo
- circuit
- output
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Noise Elimination (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、ステレオ復調回路に関するもので、
特にビート雑音の除去を達成し得るステレオ復調
回路に関する。 (ロ) 従来の技術 FMステレオ受信機において、受信局の周波数
に近接した隣接局の電波が存在すると、両局の信
号間でビートが発生し、そのうち受信局のIF（中
間周波）帯域に入る周波数を有するビートは、前
記FM受信機の各段を通過し、FM検波段で検波
された後ステレオ復調段に印加される。しかし
て、ステレオ復調段において38KHzの矩形波スイ
ツチング信号を用いて復調を行うと、前記ビート
と前記38KHzの矩形波スイツチング信号の高周波
（特に114KHz信号）との間でビートが生じ、耳障
りなビート雑音が生じるという欠点を有してい
た。 ビート雑音の発生を防止する方法として、ステ
レオ復調回路の入力端に、検波出力信号中に含ま
れるビートの周波数を共振周波数とするLC共振
回路を接続し、前記検波出力信号中に含まれるビ
ートを除去するものがある。しかしながら、その
様な方法は、前記LC共振回路によりステレオサ
ブ信号の位相が狂わされ、分離度が極端に悪化す
るという欠点や、IC（集積回路）化に不向きであ
り、かつ調整を必要とするという欠点を有する
為、あまり好ましい方法ではなかつた。 また、第１図に示す如く、ステレオ復調回路１
で左右ステレオ信号を復調するに際し、ビート雑
音を防止する為、38KHz矩形波スイツチング信号
中の高調波をあらかじめ除去したスイツチング信
号Ａを作成し、該スイツチング信号をスイツチン
グ信号発生回路２からステレオ復調回路１に印加
して復調を行う方法も提案されている。この方法
に依れば、ビート雑音の原因となる一方の信号が
あらかじめ除去されているので、ビートが生じ様
が無く、ビート雑音を十分に除去出来る。しかし
ながら、この方法は、高周波を除去したスイツチ
ング信号Ａを作成する為に、複雑な回路を必要と
し、かつステレオ復調回路として、３値動作型の
特殊なステレオ復調回路を必要とするので、あま
り一般的でない。 更に、第２図に示す如く、ステレオ復調回路１
において普通の38KHz矩形波スイツチング信号を
発生するスイツチング信号発生回路３を用いて左
右ステレオ信号の復調を行うとともに、補助復調
回路４を準備し、該補助復調回路４において前記
38KHz矩形波スイツチング信号と調波関係にある
矩形波スイツチング信号を発生するスイツチング
信号発生回路５を用いてビートの復調を行い、両
復調回路１及び４の出力信号同志を加算してビー
トの除去を行う方法も提案されている。しかしな
がら、この方法も、格別の補助復調回路４を必要
とし、回路が複雑になるという欠点を有してい
た。 (ハ) 発明の目的 本発明は、上述の点に鑑み成されたもので、
IC化が容易でかつ簡単な構成のステレオ復調回
路により、ビート雑音を除去せんとするものであ
る。 (ニ) 発明の構成 本発明に係るステレオ復調回路は、検波された
ステレオコンポジツト信号から左右のステレオ信
号を分離発生させる復調部と、38KHzの矩形波ス
イツチング信号を発生させる手段と、前記38KHz
の矩形波スイツチング信号の奇数倍の周波数を有
する矩形波信号を発生させる手段と、前記矩形波
スイツチング信号と前記矩形波信号とから別の矩
形波信号を発生させる手段と、前記別の矩形波信
号を用いて左右ステレオ信号の分離度を部分的に
低下させる手段とによつて構成される。 (ホ) 実施例 第３図は、本発明の一実施例を示す回路ブロツ
ク図で、６はFM検波回路、７は該FM検波回路
６の出力コンポジツト信号中のステレオサブ信号
（Ｌ−Ｒ）を復調する為のサブ信号デコーダ、８
は前記コンポジツト信号中のステレオ和信号（Ｌ
＋Ｒ）を増幅する和信号回路、９は位相比較器１
０と、ローパスフイルタ１１と、228KHzの発振
周波数で発振するVCO（電圧制御発振器）１２
と、該VCO１２の出力信号周波数を1/6に分周す
る第１分周器１３と、該第１分周器１３の出力信
号を1/2に分周する第２分周器１４とによつて構
成され、前記コンポジツト信号中のステレオパイ
ロツト信号Ｐと位相の合つた信号を発生させる
PLL回路、１５は前記第１分周器１３の出力で
ある38KHz矩形波スイツチング信号を用いて前記
サブ信号デコーダ７で復調されたステレオサブ信
号（Ｌ−Ｒ）と前記和信号回路８から得られるス
テレオ和信号（Ｌ＋Ｒ）を加算して第１出力端子
１６にステレオ左信号Ｌを発生させる第１加算回
路、１７は復調された逆相のステレオサブ信号
（Ｒ−Ｌ）とステレオ和信号（Ｌ＋Ｒ）とを加算
して第２出力端子１８にステレオ右信号Ｒを発生
させる第２加算回路、１９は前記サブ信号デコー
ダ７の第１出力端と前記第１加算回路１５との間
に挿入された第１出力抵抗、２０は前記サブ信号
デコーダ７の第２出力端と前記第２加算回路１７
との間に挿入された第２出力抵抗、２１は前記第
１及び第２加算回路１５及び１７の入力端間に挿
入されたレベル調整抵抗２２とスイツチ２３とか
ら成る補償回路、２４は前記VCO１２の出力を
１／２に分周して114KHzの矩形波信号を発生する第
３分周器、及び２５は前記第１及び第３分周器１
３及び２４の出力信号を用いて、前記補償回路２
１のスイツチ２３を制御する為の制御信号を発生
させる制御信号発生回路である。 次に動作を説明する。FM検波回路６の出力端
に得られるコンポジツト信号中の19KHzのステレ
オパイロツト信号は、位相比較器１０において第
２分周器１４の出力端に得られる19KHzの矩形波
信号と位相比較され、位相差に応じた信号が前記
位相比較器１０の出力端に得られる。そして、前
記位相差に応じた信号は、ローパスフイルタ１１
を介してVCO１２に印加されるので、前記VCO
１２が制御され、その出力発振周波数（228KHz）
は、コンポジツト信号中の19KHzステレオパイロ
ツト信号に同期したものとなる。前記VCO１２
の出力信号は、第１分周器１３で1/6に分周され、
38KHzの矩形波信号となり、該矩形波信号がサブ
信号デコーダ７に印加されてステレオサブ信号の
復調が行なわれる。前記サブ信号デコーダ７の第
１出力端には、復調されたステレオサブ信号（Ｌ
−Ｒ）とともに、コンポジツト信号中に含まれる
ビート（114KHz近傍）と前記38KHzの矩形波信
号中の高調波（114KHz）とのビートＢが発生す
る。また、前記サブ信号デコーダ７の第２出力端
には、前記ステレオサブ信号（Ｌ−Ｒ）と逆相の
ステレオサブ信号（Ｒ−Ｌ）とともに、前記第１
出力端に得られるビートと逆相のビート（−Ｂ）
が発生する。本発明は、上述のサブ信号デコーダ
７の出力信号中に含まれる互いに逆相のビートＢ
及び（−Ｂ）を、特別に作成された信号を用いて
キヤンセルする点を特徴とする。 114KHz近傍のビートをキヤンセルする為に、
第１及び第２出力抵抗１９及び２０と、補償回路
２１とが配置される。前記補償回路２１のスイツ
チ２３が遮断されている場合は、サブ信号デコー
ダ７の出力信号はそれぞれ第１及び第２出力抵抗
１９及び２０を介して第１及び第２加算回路１５
及び１７に印加され、通常のステレオ復調回路と
同様、和信号回路８からの和信号（Ｌ＋Ｒ）と加
算され、第１出力端子１６にステレオ左信号Ｌ
が、第２出力端子１８にステレオ右信号Ｒがそれ
ぞれ得られる。補償回路２１のスイツチ２３を導
通させると、第１出力抵抗１９及びレベル調整抵
抗２２を介して、前記サブ信号デコーダ７の第１
出力端に得られる出力信号が、第２加算回路１７
に印加され、第２出力抵抗２０及びレベル調整抵
抗２２を介して、前記サブ信号デコーダ７の第２
出力端に得られる出力信号が、第１加算回路１５
に印加される。サブ信号デコーダ７の一方の出力
端側から他方の出力端側へ印加されるキヤンセル
信号のレベルは、第１及び第２出力抵抗１９及び
２０とレベル調整抵抗２２との値を定め、それら
の比を所定値とすることにより設定される。一般
に第３高調波のレベルは、基本波の1/3、第５高
調波のレベルは、基本波の1/5となる。すなわち、
第ｎ高調波のレベルは、基本波の１／ｎとなるの
で、除去の必要のあるビートの周波数に応じて前
記各抵抗の値を定めそれらの比を設定すれば、確
実なビートの除去が達成される。第３図の実施例
においては、114KHzのビートの除去の例につい
て説明しているので、その場合は前記キヤンセル
信号のレベルが1/3になる様に、各抵抗の値を設
定すればよい。 補償回路２１のスイツチ２３の遮断及び導通の
制御は、サブ信号デコーダ７で用いられる38KHz
矩形波スイツチング信号と等しい信号を加工する
ことによつて作成される制御信号を用いて行なわ
れる。第４図は、第３図の制御信号発生回路２５
の一例を示すもので、２６は114KHz正相信号が
印加される第１入力端子、２７は114KHz逆相信
号が印加される第２入力端子、２８は38KHz正相
信号が印加される第３入力端子、２９は38KHz逆
相信号が印加される第４入力端子、３０は前記
114KHz正相信号と38KHz正相信号とを乗算する
第１乗算回路、３１は前記114KHz正相信号と
38KHz逆相信号とを乗算する第２乗算回路、３２
は前記114KHz逆相信号と前記38KHz逆相信号と
を乗算する第３乗算回路、３３は前記114KHz逆
相信号と前記38KHz正相信号とを乗算する第４乗
算回路、３４は前記第１及び第３乗算回路３０及
び３２の出力信号の加算出力が得られる第１出力
端子及び３５は前記第２及び第４乗算回路３１及
び３３の出力信号の加算出力が得られる第２出力
端子である。 次に第４図の動作を第５図を参照しながら説明
する。第１乗算回路３０においては、第１入力端
子２６に印加される第５図イの114KHz正相信号
と第３入力端子２８に印加される第５図ハの38K
Hz正相信号とが乗算され、第５図ホに示す出力信
号が発生する。また、第３乗算回路３２において
は、第２入力端子２７に印加される第５図ロの
114KHz逆相信号と第４入力端子２９に印加され
る第５図ニの38KHz逆相信号とが乗算され、第５
図ヘに示す出力信号が発生する。そして、前記第
１及び第３乗算回路３０及び３２の出力信号を加
算することにより、第１出力端子３４に、第５図
トに示す如く、ハイレベルＨ期間が1/3となるデ
ユーテイを有する76KHzの矩形波信号が得られ
る。一方、第２乗算回路３１においては、第１入
力端子２６に印加される第５図イの114KHz正相
信号と第４入力端子２９に印加される第５図ニの
38KHz逆相信号とが乗算され、第５図チに示す出
力信号が発生し、第４乗算回路３３においては、
第２入力端子２７に印加される第５図ロの114K
Hz正相信号と第３入力端子２８に印加される第５
図ハの38KHz正相信号とが乗算され、第５図リに
示す出力信号が発生する。そして、前記第２及び
第４乗算回路３１及び３３の出力信号を加算する
ことにより、第２出力端子３５に、第５図ヌに示
す如く、ハイレベルＨ期間が2/3となるデユーテ
イを有する76KHzの矩形波信号が得られる。 しかして、前記第１もしくは第２出力端子３４
もしくは３５に得られる信号の一方を、補償回路
２１のスイツチ２３の制御に用いれば、114KHz
近傍のビートに起因する妨害を除去することが出
来る。その場合、前記スイツチ２３がローレベル
Ｌで導通する形式のものであるならば、第４図の
第１出力端子３４に得られる信号が制御用に使用
され、前記スイツチ２３がハイレベルＨで導通す
る形式のものであるならば、第４図の第２出力端
子３５に得られる信号が制御用に使用される。 第６図は、第４図のブロツク図の具体回路例を
示すもので、第１乃至第４乗算回路３０乃至３３
を、第１乃至第６トランジスタ３６乃至４１から
成る二重平衡型差動増幅回路で構成したものであ
る。第１トランジスタ３６のベースには、38KHz
正相信号が、第２トランジスタ３７のベースに
は、38KHz逆相信号がそれぞれ印加される。ま
た、第３及び第６トランジスタ３８及び４１の共
通ベースには、114KHz正相信号が、第４及び第
５トランジスタ３９及び４０の共通ベースには、
114KHz逆相信号がそれぞれ印加される。その為、
第１出力端子４２には、第５図トに示す出力信号
が、第２出力端子４３には、第５図ヌに示す出力
信号がそれぞれ得られる。 第７図イ及びロは、それぞれサブ信号デコーダ
７の出力端に得られるステレオ和信号を、また第
７図ハ及びニは、それぞれ第１及び第２加算回路
１５及び１７の入力端におけるステレオ和信号を
示すものである。第７図イ及びロに示す如く、サ
ブ信号デコーダ７の出力端のステレオ和信号は、
38KHzスイツチング信号のエンベロープとして表
わすことが出来る。しかして、補償回路２１のス
イツチ２３として、ハイレベルＨで導通する形式
のものを使用し、前記スイツチ２３の制御信号と
して第５図ヌに示される信号を用いたとすれば、
第１加算回路１５の入力端に得られる信号は、第
７図ハに示す如く、スイツチ２３が導通すると、
部分的に混合されて分離度が低下し、38KHzの第
３高調波の含まれない肩の落ちた階段状の波形と
なる。同様に、第２加算回路１７の入力端に得ら
れる信号も、第７図ニに示す如く、階段状の波形
となる。尚、第７図ハ及びニの信号のエンベロー
プは、前記スイツチ２３の制御により変化せず、
ステレオ差信号（Ｌ−Ｒ）及び（Ｒ−Ｌ）も前記
スイツチ２３の制御により影響を受けない。 上述の説明から明らかな如く、サブ信号デコー
ダ７から第１及び第２加算回路１５及び１７に印
加される復調されたステレオサブ信号（Ｌ−Ｒ）
及び（Ｒ−Ｌ）中には、ビートが含まれていない
ので、前記ステレオサブ信号（Ｌ−Ｒ）及び（Ｒ
−Ｌ）とステレオ和信号（Ｌ＋Ｒ）が第１及び第
２加算回路１５及び１７でそれぞれ加算された結
果、第１及び第２出力端子１６及び１８に得られ
る左右ステレオ信号Ｌ及びＲ中にも、ビートが含
まれない。 尚、第３図の実施例においては、復調されたス
テレオサブ信号からビートを除去する場合につい
て説明したが、補償回路２１を第１及び第２出力
端子１６及び１８の間に挿入し、左右ステレオ信
号Ｌ及びＲからビートを除去してもよい。また、
実施例においては、38KHzスイツチング信号の第
３高調波である114KHzの矩形波信号を用いて、
入力信号中の114KHz近傍のビートに起因するビ
ートの除去を行う場合を説明したが、38KHzスイ
ツチング信号の第ｎ次の高調波周波数の矩形波信
号を用いて、入力信号中の前記第ｎ次の高調波周
波数近傍のビートに起因するビートの除去を、全
く同様に行うことが出来、それらを組合せて補償
回路を作成すれば、ビートの除去効果は一層上昇
する。 (ヘ) 発明の効果 以上述べた如く、本発明に依れば、IC化が容
易で、しかも簡単な回路構成を有するビート妨害
を除去したステレオ復調回路が提供出来る。
特にビート雑音の除去を達成し得るステレオ復調
回路に関する。 (ロ) 従来の技術 FMステレオ受信機において、受信局の周波数
に近接した隣接局の電波が存在すると、両局の信
号間でビートが発生し、そのうち受信局のIF（中
間周波）帯域に入る周波数を有するビートは、前
記FM受信機の各段を通過し、FM検波段で検波
された後ステレオ復調段に印加される。しかし
て、ステレオ復調段において38KHzの矩形波スイ
ツチング信号を用いて復調を行うと、前記ビート
と前記38KHzの矩形波スイツチング信号の高周波
（特に114KHz信号）との間でビートが生じ、耳障
りなビート雑音が生じるという欠点を有してい
た。 ビート雑音の発生を防止する方法として、ステ
レオ復調回路の入力端に、検波出力信号中に含ま
れるビートの周波数を共振周波数とするLC共振
回路を接続し、前記検波出力信号中に含まれるビ
ートを除去するものがある。しかしながら、その
様な方法は、前記LC共振回路によりステレオサ
ブ信号の位相が狂わされ、分離度が極端に悪化す
るという欠点や、IC（集積回路）化に不向きであ
り、かつ調整を必要とするという欠点を有する
為、あまり好ましい方法ではなかつた。 また、第１図に示す如く、ステレオ復調回路１
で左右ステレオ信号を復調するに際し、ビート雑
音を防止する為、38KHz矩形波スイツチング信号
中の高調波をあらかじめ除去したスイツチング信
号Ａを作成し、該スイツチング信号をスイツチン
グ信号発生回路２からステレオ復調回路１に印加
して復調を行う方法も提案されている。この方法
に依れば、ビート雑音の原因となる一方の信号が
あらかじめ除去されているので、ビートが生じ様
が無く、ビート雑音を十分に除去出来る。しかし
ながら、この方法は、高周波を除去したスイツチ
ング信号Ａを作成する為に、複雑な回路を必要と
し、かつステレオ復調回路として、３値動作型の
特殊なステレオ復調回路を必要とするので、あま
り一般的でない。 更に、第２図に示す如く、ステレオ復調回路１
において普通の38KHz矩形波スイツチング信号を
発生するスイツチング信号発生回路３を用いて左
右ステレオ信号の復調を行うとともに、補助復調
回路４を準備し、該補助復調回路４において前記
38KHz矩形波スイツチング信号と調波関係にある
矩形波スイツチング信号を発生するスイツチング
信号発生回路５を用いてビートの復調を行い、両
復調回路１及び４の出力信号同志を加算してビー
トの除去を行う方法も提案されている。しかしな
がら、この方法も、格別の補助復調回路４を必要
とし、回路が複雑になるという欠点を有してい
た。 (ハ) 発明の目的 本発明は、上述の点に鑑み成されたもので、
IC化が容易でかつ簡単な構成のステレオ復調回
路により、ビート雑音を除去せんとするものであ
る。 (ニ) 発明の構成 本発明に係るステレオ復調回路は、検波された
ステレオコンポジツト信号から左右のステレオ信
号を分離発生させる復調部と、38KHzの矩形波ス
イツチング信号を発生させる手段と、前記38KHz
の矩形波スイツチング信号の奇数倍の周波数を有
する矩形波信号を発生させる手段と、前記矩形波
スイツチング信号と前記矩形波信号とから別の矩
形波信号を発生させる手段と、前記別の矩形波信
号を用いて左右ステレオ信号の分離度を部分的に
低下させる手段とによつて構成される。 (ホ) 実施例 第３図は、本発明の一実施例を示す回路ブロツ
ク図で、６はFM検波回路、７は該FM検波回路
６の出力コンポジツト信号中のステレオサブ信号
（Ｌ−Ｒ）を復調する為のサブ信号デコーダ、８
は前記コンポジツト信号中のステレオ和信号（Ｌ
＋Ｒ）を増幅する和信号回路、９は位相比較器１
０と、ローパスフイルタ１１と、228KHzの発振
周波数で発振するVCO（電圧制御発振器）１２
と、該VCO１２の出力信号周波数を1/6に分周す
る第１分周器１３と、該第１分周器１３の出力信
号を1/2に分周する第２分周器１４とによつて構
成され、前記コンポジツト信号中のステレオパイ
ロツト信号Ｐと位相の合つた信号を発生させる
PLL回路、１５は前記第１分周器１３の出力で
ある38KHz矩形波スイツチング信号を用いて前記
サブ信号デコーダ７で復調されたステレオサブ信
号（Ｌ−Ｒ）と前記和信号回路８から得られるス
テレオ和信号（Ｌ＋Ｒ）を加算して第１出力端子
１６にステレオ左信号Ｌを発生させる第１加算回
路、１７は復調された逆相のステレオサブ信号
（Ｒ−Ｌ）とステレオ和信号（Ｌ＋Ｒ）とを加算
して第２出力端子１８にステレオ右信号Ｒを発生
させる第２加算回路、１９は前記サブ信号デコー
ダ７の第１出力端と前記第１加算回路１５との間
に挿入された第１出力抵抗、２０は前記サブ信号
デコーダ７の第２出力端と前記第２加算回路１７
との間に挿入された第２出力抵抗、２１は前記第
１及び第２加算回路１５及び１７の入力端間に挿
入されたレベル調整抵抗２２とスイツチ２３とか
ら成る補償回路、２４は前記VCO１２の出力を
１／２に分周して114KHzの矩形波信号を発生する第
３分周器、及び２５は前記第１及び第３分周器１
３及び２４の出力信号を用いて、前記補償回路２
１のスイツチ２３を制御する為の制御信号を発生
させる制御信号発生回路である。 次に動作を説明する。FM検波回路６の出力端
に得られるコンポジツト信号中の19KHzのステレ
オパイロツト信号は、位相比較器１０において第
２分周器１４の出力端に得られる19KHzの矩形波
信号と位相比較され、位相差に応じた信号が前記
位相比較器１０の出力端に得られる。そして、前
記位相差に応じた信号は、ローパスフイルタ１１
を介してVCO１２に印加されるので、前記VCO
１２が制御され、その出力発振周波数（228KHz）
は、コンポジツト信号中の19KHzステレオパイロ
ツト信号に同期したものとなる。前記VCO１２
の出力信号は、第１分周器１３で1/6に分周され、
38KHzの矩形波信号となり、該矩形波信号がサブ
信号デコーダ７に印加されてステレオサブ信号の
復調が行なわれる。前記サブ信号デコーダ７の第
１出力端には、復調されたステレオサブ信号（Ｌ
−Ｒ）とともに、コンポジツト信号中に含まれる
ビート（114KHz近傍）と前記38KHzの矩形波信
号中の高調波（114KHz）とのビートＢが発生す
る。また、前記サブ信号デコーダ７の第２出力端
には、前記ステレオサブ信号（Ｌ−Ｒ）と逆相の
ステレオサブ信号（Ｒ−Ｌ）とともに、前記第１
出力端に得られるビートと逆相のビート（−Ｂ）
が発生する。本発明は、上述のサブ信号デコーダ
７の出力信号中に含まれる互いに逆相のビートＢ
及び（−Ｂ）を、特別に作成された信号を用いて
キヤンセルする点を特徴とする。 114KHz近傍のビートをキヤンセルする為に、
第１及び第２出力抵抗１９及び２０と、補償回路
２１とが配置される。前記補償回路２１のスイツ
チ２３が遮断されている場合は、サブ信号デコー
ダ７の出力信号はそれぞれ第１及び第２出力抵抗
１９及び２０を介して第１及び第２加算回路１５
及び１７に印加され、通常のステレオ復調回路と
同様、和信号回路８からの和信号（Ｌ＋Ｒ）と加
算され、第１出力端子１６にステレオ左信号Ｌ
が、第２出力端子１８にステレオ右信号Ｒがそれ
ぞれ得られる。補償回路２１のスイツチ２３を導
通させると、第１出力抵抗１９及びレベル調整抵
抗２２を介して、前記サブ信号デコーダ７の第１
出力端に得られる出力信号が、第２加算回路１７
に印加され、第２出力抵抗２０及びレベル調整抵
抗２２を介して、前記サブ信号デコーダ７の第２
出力端に得られる出力信号が、第１加算回路１５
に印加される。サブ信号デコーダ７の一方の出力
端側から他方の出力端側へ印加されるキヤンセル
信号のレベルは、第１及び第２出力抵抗１９及び
２０とレベル調整抵抗２２との値を定め、それら
の比を所定値とすることにより設定される。一般
に第３高調波のレベルは、基本波の1/3、第５高
調波のレベルは、基本波の1/5となる。すなわち、
第ｎ高調波のレベルは、基本波の１／ｎとなるの
で、除去の必要のあるビートの周波数に応じて前
記各抵抗の値を定めそれらの比を設定すれば、確
実なビートの除去が達成される。第３図の実施例
においては、114KHzのビートの除去の例につい
て説明しているので、その場合は前記キヤンセル
信号のレベルが1/3になる様に、各抵抗の値を設
定すればよい。 補償回路２１のスイツチ２３の遮断及び導通の
制御は、サブ信号デコーダ７で用いられる38KHz
矩形波スイツチング信号と等しい信号を加工する
ことによつて作成される制御信号を用いて行なわ
れる。第４図は、第３図の制御信号発生回路２５
の一例を示すもので、２６は114KHz正相信号が
印加される第１入力端子、２７は114KHz逆相信
号が印加される第２入力端子、２８は38KHz正相
信号が印加される第３入力端子、２９は38KHz逆
相信号が印加される第４入力端子、３０は前記
114KHz正相信号と38KHz正相信号とを乗算する
第１乗算回路、３１は前記114KHz正相信号と
38KHz逆相信号とを乗算する第２乗算回路、３２
は前記114KHz逆相信号と前記38KHz逆相信号と
を乗算する第３乗算回路、３３は前記114KHz逆
相信号と前記38KHz正相信号とを乗算する第４乗
算回路、３４は前記第１及び第３乗算回路３０及
び３２の出力信号の加算出力が得られる第１出力
端子及び３５は前記第２及び第４乗算回路３１及
び３３の出力信号の加算出力が得られる第２出力
端子である。 次に第４図の動作を第５図を参照しながら説明
する。第１乗算回路３０においては、第１入力端
子２６に印加される第５図イの114KHz正相信号
と第３入力端子２８に印加される第５図ハの38K
Hz正相信号とが乗算され、第５図ホに示す出力信
号が発生する。また、第３乗算回路３２において
は、第２入力端子２７に印加される第５図ロの
114KHz逆相信号と第４入力端子２９に印加され
る第５図ニの38KHz逆相信号とが乗算され、第５
図ヘに示す出力信号が発生する。そして、前記第
１及び第３乗算回路３０及び３２の出力信号を加
算することにより、第１出力端子３４に、第５図
トに示す如く、ハイレベルＨ期間が1/3となるデ
ユーテイを有する76KHzの矩形波信号が得られ
る。一方、第２乗算回路３１においては、第１入
力端子２６に印加される第５図イの114KHz正相
信号と第４入力端子２９に印加される第５図ニの
38KHz逆相信号とが乗算され、第５図チに示す出
力信号が発生し、第４乗算回路３３においては、
第２入力端子２７に印加される第５図ロの114K
Hz正相信号と第３入力端子２８に印加される第５
図ハの38KHz正相信号とが乗算され、第５図リに
示す出力信号が発生する。そして、前記第２及び
第４乗算回路３１及び３３の出力信号を加算する
ことにより、第２出力端子３５に、第５図ヌに示
す如く、ハイレベルＨ期間が2/3となるデユーテ
イを有する76KHzの矩形波信号が得られる。 しかして、前記第１もしくは第２出力端子３４
もしくは３５に得られる信号の一方を、補償回路
２１のスイツチ２３の制御に用いれば、114KHz
近傍のビートに起因する妨害を除去することが出
来る。その場合、前記スイツチ２３がローレベル
Ｌで導通する形式のものであるならば、第４図の
第１出力端子３４に得られる信号が制御用に使用
され、前記スイツチ２３がハイレベルＨで導通す
る形式のものであるならば、第４図の第２出力端
子３５に得られる信号が制御用に使用される。 第６図は、第４図のブロツク図の具体回路例を
示すもので、第１乃至第４乗算回路３０乃至３３
を、第１乃至第６トランジスタ３６乃至４１から
成る二重平衡型差動増幅回路で構成したものであ
る。第１トランジスタ３６のベースには、38KHz
正相信号が、第２トランジスタ３７のベースに
は、38KHz逆相信号がそれぞれ印加される。ま
た、第３及び第６トランジスタ３８及び４１の共
通ベースには、114KHz正相信号が、第４及び第
５トランジスタ３９及び４０の共通ベースには、
114KHz逆相信号がそれぞれ印加される。その為、
第１出力端子４２には、第５図トに示す出力信号
が、第２出力端子４３には、第５図ヌに示す出力
信号がそれぞれ得られる。 第７図イ及びロは、それぞれサブ信号デコーダ
７の出力端に得られるステレオ和信号を、また第
７図ハ及びニは、それぞれ第１及び第２加算回路
１５及び１７の入力端におけるステレオ和信号を
示すものである。第７図イ及びロに示す如く、サ
ブ信号デコーダ７の出力端のステレオ和信号は、
38KHzスイツチング信号のエンベロープとして表
わすことが出来る。しかして、補償回路２１のス
イツチ２３として、ハイレベルＨで導通する形式
のものを使用し、前記スイツチ２３の制御信号と
して第５図ヌに示される信号を用いたとすれば、
第１加算回路１５の入力端に得られる信号は、第
７図ハに示す如く、スイツチ２３が導通すると、
部分的に混合されて分離度が低下し、38KHzの第
３高調波の含まれない肩の落ちた階段状の波形と
なる。同様に、第２加算回路１７の入力端に得ら
れる信号も、第７図ニに示す如く、階段状の波形
となる。尚、第７図ハ及びニの信号のエンベロー
プは、前記スイツチ２３の制御により変化せず、
ステレオ差信号（Ｌ−Ｒ）及び（Ｒ−Ｌ）も前記
スイツチ２３の制御により影響を受けない。 上述の説明から明らかな如く、サブ信号デコー
ダ７から第１及び第２加算回路１５及び１７に印
加される復調されたステレオサブ信号（Ｌ−Ｒ）
及び（Ｒ−Ｌ）中には、ビートが含まれていない
ので、前記ステレオサブ信号（Ｌ−Ｒ）及び（Ｒ
−Ｌ）とステレオ和信号（Ｌ＋Ｒ）が第１及び第
２加算回路１５及び１７でそれぞれ加算された結
果、第１及び第２出力端子１６及び１８に得られ
る左右ステレオ信号Ｌ及びＲ中にも、ビートが含
まれない。 尚、第３図の実施例においては、復調されたス
テレオサブ信号からビートを除去する場合につい
て説明したが、補償回路２１を第１及び第２出力
端子１６及び１８の間に挿入し、左右ステレオ信
号Ｌ及びＲからビートを除去してもよい。また、
実施例においては、38KHzスイツチング信号の第
３高調波である114KHzの矩形波信号を用いて、
入力信号中の114KHz近傍のビートに起因するビ
ートの除去を行う場合を説明したが、38KHzスイ
ツチング信号の第ｎ次の高調波周波数の矩形波信
号を用いて、入力信号中の前記第ｎ次の高調波周
波数近傍のビートに起因するビートの除去を、全
く同様に行うことが出来、それらを組合せて補償
回路を作成すれば、ビートの除去効果は一層上昇
する。 (ヘ) 発明の効果 以上述べた如く、本発明に依れば、IC化が容
易で、しかも簡単な回路構成を有するビート妨害
を除去したステレオ復調回路が提供出来る。
第１図及び第２図は、従来のビート妨害除去機
能を有するステレオ復調回路を示す回路ブロツク
図、第３図は、本発明の一実施例を示す回路ブロ
ツク図、第４図は、その制御信号発生回路の一例
を示す回路ブロツク図、第５図イ乃至ヌは、第４
図の動作を説明する為の波形図、第６図は、第４
図の具体例を示す回路図、及び第７図イ乃至ニ
は、第３図の動作を説明する為の波形図である。 主な図番の説明、７……サブ信号デコーダ、９
……PLL回路、２１……補償回路、２３……ス
イツチ、２５……制御信号発生回路。
能を有するステレオ復調回路を示す回路ブロツク
図、第３図は、本発明の一実施例を示す回路ブロ
ツク図、第４図は、その制御信号発生回路の一例
を示す回路ブロツク図、第５図イ乃至ヌは、第４
図の動作を説明する為の波形図、第６図は、第４
図の具体例を示す回路図、及び第７図イ乃至ニ
は、第３図の動作を説明する為の波形図である。 主な図番の説明、７……サブ信号デコーダ、９
……PLL回路、２１……補償回路、２３……ス
イツチ、２５……制御信号発生回路。
Claims (1)
- １ ステレオ和信号、ステレオ差信号及びステレ
オパイロツト信号を含むステレオコンポジツト信
号から左右ステレオ信号を復調するステレオ復調
回路において、前記パイロツト信号に同期して発
振するVCOと、該VCOの出力信号を分周して
38KHzの第１矩形波信号を得る第１分周器と、前
記VCOの出力信号を分周して前記第１矩形波信
号の奇数次高調波と等しい周波数を有する第２矩
形波信号を得る第２分周器と、前記第１及び第２
矩形波信号を乗算して第３矩形波信号を得る乗算
回路と、前記左右ステレオ信号を得る為の左右信
号路間に挿入され、前記第３矩形波信号を用いて
左右ステレオ信号の分離度を部分的に低下させる
補償回路とから成り、前記第１矩形波信号の奇数
次高調波と隣接局間ビートとの間で発生するビー
トを除去する様にしたことを特徴とするステレオ
復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11355783A JPS604339A (ja) | 1983-06-22 | 1983-06-22 | ステレオ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11355783A JPS604339A (ja) | 1983-06-22 | 1983-06-22 | ステレオ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604339A JPS604339A (ja) | 1985-01-10 |
| JPS6321374B2 true JPS6321374B2 (ja) | 1988-05-06 |
Family
ID=14615303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11355783A Granted JPS604339A (ja) | 1983-06-22 | 1983-06-22 | ステレオ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604339A (ja) |
-
1983
- 1983-06-22 JP JP11355783A patent/JPS604339A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS604339A (ja) | 1985-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6221461B2 (ja) | ||
| JPS583424B2 (ja) | ステレオフクゴウシンゴウハツセイホウホウ オヨビ ソウチ | |
| US4061882A (en) | Quadrature multiplying four-channel demodulator | |
| US4037165A (en) | Synchronous signal generating system with phase-locked loop circuit | |
| US4232189A (en) | AM Stereo receivers | |
| US4334125A (en) | Stereo demodulator circuit | |
| US4164624A (en) | Demodulation circuits of FM stereophonic receivers | |
| JPS5853805B2 (ja) | パイロット信号の除去装置 | |
| JPS6321374B2 (ja) | ||
| US4644580A (en) | Sound-multiplexed TV signal demodulator having electrically independent stereo and SAP demodulation means | |
| JPS6342454B2 (ja) | ||
| US4658423A (en) | FM-stereo receiver | |
| JPS6259941B2 (ja) | ||
| JP3640669B2 (ja) | 受信した多重信号の音質に依存した音質信号の導出用回路装置 | |
| JPS5944828B2 (ja) | Ｆｍ受信機 | |
| JPS589615B2 (ja) | Ｆｍ ステレオフクチヨウホウシキ | |
| JPS5918772Y2 (ja) | Ｆｍステレオ信号復調回路 | |
| US3824346A (en) | Fm stereo demodulator | |
| US4580284A (en) | Pilot tone cancelling circuit for AM stereo decoder | |
| JPS61146025A (ja) | Ｆｍステレオ受信機 | |
| JPS6387052A (ja) | Ｆｍ多重放送受信機におけるデ−タ復調回路 | |
| EP0420584B1 (en) | PLL demodulating circuit in traffic information receiver | |
| KR830000672B1 (ko) | Am 스테레오 수신기 | |
| JPH0453135B2 (ja) | ||
| JPS6019692B2 (ja) | Ｆｍステレオ受信機のパイロツト信号除去回路 |