JPS604339A - ステレオ復調回路 - Google Patents
ステレオ復調回路Info
- Publication number
- JPS604339A JPS604339A JP11355783A JP11355783A JPS604339A JP S604339 A JPS604339 A JP S604339A JP 11355783 A JP11355783 A JP 11355783A JP 11355783 A JP11355783 A JP 11355783A JP S604339 A JPS604339 A JP S604339A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- beat
- stereo
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 claims abstract description 9
- 238000000926 separation method Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000035559 beat frequency Effects 0.000 abstract 1
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Noise Elimination (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
ＦＭステレオ受信機において、受信局の周波数に近接し
た隣接局の′電波が存在すると、両局の信号間でビート
が発生し、そのうち受信局のＩＦ（中間周波）帯域に入
る周波数を有するビートは、前記ＦＭ受信機の各段を通
過し、ＦＭ検波段で検波された後ステレオ復調段に印加
される。しかして、ステレオ復調段において３８ＫＨ２
の矩形波スイッチング信号を用いて復調を行うと、前記
ビートと前記３８ Ｋ ｌｌｚの矩形波スイッチング信
号の高周波（特に１１４Ｉ（Ｈ７信号）との間でビート
が生１：、耳障りなビート雑音が生じるという欠点を有
していた。
た隣接局の′電波が存在すると、両局の信号間でビート
が発生し、そのうち受信局のＩＦ（中間周波）帯域に入
る周波数を有するビートは、前記ＦＭ受信機の各段を通
過し、ＦＭ検波段で検波された後ステレオ復調段に印加
される。しかして、ステレオ復調段において３８ＫＨ２
の矩形波スイッチング信号を用いて復調を行うと、前記
ビートと前記３８ Ｋ ｌｌｚの矩形波スイッチング信
号の高周波（特に１１４Ｉ（Ｈ７信号）との間でビート
が生１：、耳障りなビート雑音が生じるという欠点を有
していた。
ビート雑音の発生を防止する方法として、ステレオ復職
回路の入力端に、検波出力信号中に含まれるビートの周
波数を共振周波数とするＬＣ共振回路を接続し、前記検
波出力信号中に含まれるビートを除去するものがある。
回路の入力端に、検波出力信号中に含まれるビートの周
波数を共振周波数とするＬＣ共振回路を接続し、前記検
波出力信号中に含まれるビートを除去するものがある。
しかしながら、その様な方法は、前記ＬＣ共振回路によ
りステレオサブ信号の位相が狂わされ、分離度が極端に
悪化するという欠点や、ＩＣ（集積回路）化に不向きで
あり、かつ調整を必要とするという欠点を有する為、あ
まり好ましい方法ではなかった。
りステレオサブ信号の位相が狂わされ、分離度が極端に
悪化するという欠点や、ＩＣ（集積回路）化に不向きで
あり、かつ調整を必要とするという欠点を有する為、あ
まり好ましい方法ではなかった。
また、第１図に示す如く、ステレオ復調回路（１）で左
右ステレオ信号を復調するに際し、ビート雑音を防止す
る為、３８Ｋｔ（ｚ矩形波スイッチング信号中の高調波
をあらかじめ除去したスイッチング信号囚を作成し、該
スイッチング信号をスイッチング信号発生回路（２）か
らステレオ復調回路（１）に印加して復調を行う方法も
提案されている。この方法に依れば、ビート雑音の原因
となる一方の信号があらかじめ除去されているので、ビ
ートが生じ様が無く、ビート雑音を十分に除去出来る。
右ステレオ信号を復調するに際し、ビート雑音を防止す
る為、３８Ｋｔ（ｚ矩形波スイッチング信号中の高調波
をあらかじめ除去したスイッチング信号囚を作成し、該
スイッチング信号をスイッチング信号発生回路（２）か
らステレオ復調回路（１）に印加して復調を行う方法も
提案されている。この方法に依れば、ビート雑音の原因
となる一方の信号があらかじめ除去されているので、ビ
ートが生じ様が無く、ビート雑音を十分に除去出来る。
しかしながら、この方法は、高周波を除去したスイッチ
ング信号（イ）を作成する為に、複雑な回路を必要とし
、かつステレオ復調回路として、３情動作型の特殊なス
テレオ復調回路を必要とするので、あまり一般的でない
。
ング信号（イ）を作成する為に、複雑な回路を必要とし
、かつステレオ復調回路として、３情動作型の特殊なス
テレオ復調回路を必要とするので、あまり一般的でない
。
更に、第２図に示す如く、ステレオ復調回路（１）にお
いて普通の３８Ｉ（Ｈｚ矩形波スイッチング信号を発生
するスイッチング信号発生回路（３）を用いて左右ステ
レオ信号の復調を行うとともに、補助復調回路（４）を
準備し、該補助復調回路（４）において前記３８Ｉ（Ｈ
ｚ矩形波スイッチング信号と調波関係にある矩形波スイ
ッチング信号を発生するスイッチング信号発生回路（５
）を用いてビートの復調を行い、両復調回路（１）及び
（４）の出力信号同志を加算してビートの除去を行う方
法も提案されている。しかしながら、この方法も、格別
の補助復調回路（４）を必要とし、回路が複雑になると
いう欠点を有していた。
いて普通の３８Ｉ（Ｈｚ矩形波スイッチング信号を発生
するスイッチング信号発生回路（３）を用いて左右ステ
レオ信号の復調を行うとともに、補助復調回路（４）を
準備し、該補助復調回路（４）において前記３８Ｉ（Ｈ
ｚ矩形波スイッチング信号と調波関係にある矩形波スイ
ッチング信号を発生するスイッチング信号発生回路（５
）を用いてビートの復調を行い、両復調回路（１）及び
（４）の出力信号同志を加算してビートの除去を行う方
法も提案されている。しかしながら、この方法も、格別
の補助復調回路（４）を必要とし、回路が複雑になると
いう欠点を有していた。
（ハ）発明の目的
本発明は、上述の点に鑑み成されたもので、■Ｃ化が容
易でかつ簡単な構成のステレオ復調回路により、ビート
雑音を除去せんとするものである。
易でかつ簡単な構成のステレオ復調回路により、ビート
雑音を除去せんとするものである。
に）発明の構成
本発明に係るステレオ復調回路は、検波されたステレオ
コンポジット信号から左右のステレオ信号を分離発生さ
せる復調部と、３８Ｉ（Ｈｚの矩形波スイッチング信号
を発生させる手段と、前記３８ＫＨｚの矩形波スイッチ
ング信号の奇数倍の周波数を有する矩形波信号を発生さ
せる手段と、前記矩形波スイッチング信号と前記矩形波
信号とから別の矩形波信号を発生させる手段と、前記別
の矩形波信号を用いて左右ステレオ信号の分離度を部分
的に低下させる手段とによって構成される。
コンポジット信号から左右のステレオ信号を分離発生さ
せる復調部と、３８Ｉ（Ｈｚの矩形波スイッチング信号
を発生させる手段と、前記３８ＫＨｚの矩形波スイッチ
ング信号の奇数倍の周波数を有する矩形波信号を発生さ
せる手段と、前記矩形波スイッチング信号と前記矩形波
信号とから別の矩形波信号を発生させる手段と、前記別
の矩形波信号を用いて左右ステレオ信号の分離度を部分
的に低下させる手段とによって構成される。
匝）実施例
第３図は、本発明の一実施例を示す回路ブロック図で、
（６）はＩ”Ｍ検波回路、（７）は該ＦＭ検波回路（６
）の出力コンポジット信号中のステレオサブ信号（Ｔ、
−’Ｒ）を復調する為のサブ信号デコーダ、（８）は前
記コンポジット信号中のステレオ和信号（Ｌ−Ｉ−Ｒ）
を増幅する相信号回路、（２）は位相比較器θ０）と、
ローパスフィルタ（１１）と、２２８ＫＨｚの発振周波
数で発振するＶＣＯ（電圧制御発振器）０２と、分周器
０３）と、該第１分周器（１３１の出力信号を１に分周
する第２分周器（＋４１とによって構成され、前記コン
ポジット信号中のステレオパイロット信号（Ｐ）と位相
の合った信号を発生させるＰＬＬ回路、（１５）は前記
第１分周器（１３）の出力である３８ＫＨｚ矩形波スイ
ッチング信号を用いて前記サブ信号デコーダ（力で復調
されたステレオサブ信号（Ｌ−Ｒ）と前記和信号回路（
８）から得られるステレオ和信号（Ｌ＋Ｒ）を加算して
第１出力端子（＋６）にステレオ左信号（Ｌ）を発生さ
せる第１加算回路、０′７１は復調された逆相のステレ
オザブ信号（Ｒ−Ｌ）とステレオ和信号（Ｌ＋１１ ）
とを加算して第２出力端子０樽にステレオ右信号（団を
発生させる第２加算回路、＜１’Ｊは前記サブ信号デコ
ーダ（力の第１ｖ′力端と前記第１加算回路０５）との
間に挿入された第１出力抵抗、（２０）は前記サブ信号
デコーダ（７）の第２出力端と前記第２加算回路（１７
）との間に挿入された第２出力抵抗、す）は前記第１及
び第２加算回路（＋５）及び（＋７）の入力端間に挿入
されたレベル調整抵抗（２２）とスイッチ（２３＋とか
ら成る補償回路、Ｃ・０は前記ＶＣＯ（］２の出力を１
に分周して１１４Ｉ（Ｈｚの矩形波信号を発生する第３
分周器、及び（２ωは前記第１及び第３分周器（１３）
及び（２４）の出力信号を用いて、前記補償回路（ロ）
のスイッチ（２３）を制御する為の制御信号を発生させ
る制御信号発生回路である。
（６）はＩ”Ｍ検波回路、（７）は該ＦＭ検波回路（６
）の出力コンポジット信号中のステレオサブ信号（Ｔ、
−’Ｒ）を復調する為のサブ信号デコーダ、（８）は前
記コンポジット信号中のステレオ和信号（Ｌ−Ｉ−Ｒ）
を増幅する相信号回路、（２）は位相比較器θ０）と、
ローパスフィルタ（１１）と、２２８ＫＨｚの発振周波
数で発振するＶＣＯ（電圧制御発振器）０２と、分周器
０３）と、該第１分周器（１３１の出力信号を１に分周
する第２分周器（＋４１とによって構成され、前記コン
ポジット信号中のステレオパイロット信号（Ｐ）と位相
の合った信号を発生させるＰＬＬ回路、（１５）は前記
第１分周器（１３）の出力である３８ＫＨｚ矩形波スイ
ッチング信号を用いて前記サブ信号デコーダ（力で復調
されたステレオサブ信号（Ｌ−Ｒ）と前記和信号回路（
８）から得られるステレオ和信号（Ｌ＋Ｒ）を加算して
第１出力端子（＋６）にステレオ左信号（Ｌ）を発生さ
せる第１加算回路、０′７１は復調された逆相のステレ
オザブ信号（Ｒ−Ｌ）とステレオ和信号（Ｌ＋１１ ）
とを加算して第２出力端子０樽にステレオ右信号（団を
発生させる第２加算回路、＜１’Ｊは前記サブ信号デコ
ーダ（力の第１ｖ′力端と前記第１加算回路０５）との
間に挿入された第１出力抵抗、（２０）は前記サブ信号
デコーダ（７）の第２出力端と前記第２加算回路（１７
）との間に挿入された第２出力抵抗、す）は前記第１及
び第２加算回路（＋５）及び（＋７）の入力端間に挿入
されたレベル調整抵抗（２２）とスイッチ（２３＋とか
ら成る補償回路、Ｃ・０は前記ＶＣＯ（］２の出力を１
に分周して１１４Ｉ（Ｈｚの矩形波信号を発生する第３
分周器、及び（２ωは前記第１及び第３分周器（１３）
及び（２４）の出力信号を用いて、前記補償回路（ロ）
のスイッチ（２３）を制御する為の制御信号を発生させ
る制御信号発生回路である。
次に動作を説明する。ＦＭ検波回路（６）の出力端に得
られろコンポジット信号中の１９Ｉ（Ｈｚのステレオパ
イロット信号は、位相比較器００）において第２分周器
θ荀の出力端に得られる１９ＫＨｚの矩形波信号と位相
比較され、位相差に応じた信号が前記位相比較器（１０
）の出力端に樽られる。そして、前記位相差に応じた信
号は、ローパスフィルタ０１）を介してＶＣＯ（＋２１
に印加されるので、前記ＶＣＯＱ２が制御され、その出
力発振周波数（２２８ＫＨｚ）は、コンポジット信号中
の−１９ＫＨｚステレオパイロツト信号に同期したもの
となる。前記ＶＣＯＨの出力信号は、第１分周器（Ｉ３
）で１に分周され、３８ＫＨｚの矩形波信号となり、該
矩形波信号がサブ信号デコーダ（力に印加されてステレ
オサブ信号の復調が行なわれる。前記サブ信号デコーダ
（力の第１出力端には、復調されたステレオサブ信号（
Ｌ−Ｒ）とともに、コンポジット信号中に含まれるビー
ト（＋ １４ Ｋｌ（ｚ近傍）と前記３８ＫＨｚの矩形
波信号中の高調波（１１４ＫＩ（ｚ）とのビート（Ｂ）
が発生する。また、前記サブ信号デコーダ（７）の第２
出力端には、前記ステレオサブ信号（Ｌ−Ｒ）と逆相の
ステレオサブ信号（Ｒ−Ｌ）とともに、前記第１出力端
に得られるビートと逆相のビート（−Ｂ）が発生する。
られろコンポジット信号中の１９Ｉ（Ｈｚのステレオパ
イロット信号は、位相比較器００）において第２分周器
θ荀の出力端に得られる１９ＫＨｚの矩形波信号と位相
比較され、位相差に応じた信号が前記位相比較器（１０
）の出力端に樽られる。そして、前記位相差に応じた信
号は、ローパスフィルタ０１）を介してＶＣＯ（＋２１
に印加されるので、前記ＶＣＯＱ２が制御され、その出
力発振周波数（２２８ＫＨｚ）は、コンポジット信号中
の−１９ＫＨｚステレオパイロツト信号に同期したもの
となる。前記ＶＣＯＨの出力信号は、第１分周器（Ｉ３
）で１に分周され、３８ＫＨｚの矩形波信号となり、該
矩形波信号がサブ信号デコーダ（力に印加されてステレ
オサブ信号の復調が行なわれる。前記サブ信号デコーダ
（力の第１出力端には、復調されたステレオサブ信号（
Ｌ−Ｒ）とともに、コンポジット信号中に含まれるビー
ト（＋ １４ Ｋｌ（ｚ近傍）と前記３８ＫＨｚの矩形
波信号中の高調波（１１４ＫＩ（ｚ）とのビート（Ｂ）
が発生する。また、前記サブ信号デコーダ（７）の第２
出力端には、前記ステレオサブ信号（Ｌ−Ｒ）と逆相の
ステレオサブ信号（Ｒ−Ｌ）とともに、前記第１出力端
に得られるビートと逆相のビート（−Ｂ）が発生する。
本発明は、上述のザブ信号デコーダ（７）の出力信号中
に含まれる互いに逆相のビート（Ｂ）及び（−Ｂ）を、
特別に作成された信号を用いてキャンセルする点を特徴
とする。
に含まれる互いに逆相のビート（Ｂ）及び（−Ｂ）を、
特別に作成された信号を用いてキャンセルする点を特徴
とする。
１１４ Ｋｌ（ｚ近傍のビートをキャンセルする為に、
第１及び第２出力抵抗００及び（２０＋と、補償回路（
財）とが配置される。前記補償回路（ロ）のスイッチ（
２３）が遮断されている場合は、サブ信号デコーダ（７
）の出力信号はそれぞれ第１及び第２出力抵抗（１翅及
び（２αを介して第１及び第２加算回路（１５）及び（
１７１に印加され、通潜のステレオ復調回路と同様、和
信号回路（８）からの和信号（Ｌ十Ｒ）と加算され、第
１出力端子（１６）にステレオ左信号（Ｌ＋が、第２出
力端子（１→にステレオ右信号（旬がそれぞれ得られる
。補償回路（財）のスイッチ（２３）を導通させると、
第１出力抵抗（１！ｌ及びレベル調整抵抗（２２）を介
して、前記サブ信号デコーダ（７）の第１出力端に得ら
れる出力信号が、第２加算回路ａ７）に印加され、第２
出力抵抗（イ）及びレベル調整抵抗（２りを介し・て、
前記ザブ信号≠コーダ（７）の第２出力端に得ら゛れる
出力信号が、第１加算回路０５）に印加される。サブ信
号デコーダ（力の一方の出力端側から他方の出力端側へ
印加されるキャンセル信号のレベルは、第１及び第２出
力抵抗α９及び（２０）とレベル調整抵抗（２りとの値
を定め、それらの比を所定値とすることにより設定され
る。一般に第３高調波のレベルは、基本波の１ 第５高
調波の３ゝ レベルは、基本波の１となる。すなわち、第ｎ高調波の
レベルは、基本波の１となるので、除去の必要のあるビ
ートの周波数に応じて前記各抵抗の値を定めそれらの比
を設定すれば、確実なビートの除去が達成される。第３
図の実施例においては、１１４ＫＨ２のビートの除去の
側圧ついて説明しているので、その場合は前記キャンセ
ル信号のレベルが１になる４様に、各抵抗の値を設定す
ればよい。
第１及び第２出力抵抗００及び（２０＋と、補償回路（
財）とが配置される。前記補償回路（ロ）のスイッチ（
２３）が遮断されている場合は、サブ信号デコーダ（７
）の出力信号はそれぞれ第１及び第２出力抵抗（１翅及
び（２αを介して第１及び第２加算回路（１５）及び（
１７１に印加され、通潜のステレオ復調回路と同様、和
信号回路（８）からの和信号（Ｌ十Ｒ）と加算され、第
１出力端子（１６）にステレオ左信号（Ｌ＋が、第２出
力端子（１→にステレオ右信号（旬がそれぞれ得られる
。補償回路（財）のスイッチ（２３）を導通させると、
第１出力抵抗（１！ｌ及びレベル調整抵抗（２２）を介
して、前記サブ信号デコーダ（７）の第１出力端に得ら
れる出力信号が、第２加算回路ａ７）に印加され、第２
出力抵抗（イ）及びレベル調整抵抗（２りを介し・て、
前記ザブ信号≠コーダ（７）の第２出力端に得ら゛れる
出力信号が、第１加算回路０５）に印加される。サブ信
号デコーダ（力の一方の出力端側から他方の出力端側へ
印加されるキャンセル信号のレベルは、第１及び第２出
力抵抗α９及び（２０）とレベル調整抵抗（２りとの値
を定め、それらの比を所定値とすることにより設定され
る。一般に第３高調波のレベルは、基本波の１ 第５高
調波の３ゝ レベルは、基本波の１となる。すなわち、第ｎ高調波の
レベルは、基本波の１となるので、除去の必要のあるビ
ートの周波数に応じて前記各抵抗の値を定めそれらの比
を設定すれば、確実なビートの除去が達成される。第３
図の実施例においては、１１４ＫＨ２のビートの除去の
側圧ついて説明しているので、その場合は前記キャンセ
ル信号のレベルが１になる４様に、各抵抗の値を設定す
ればよい。
補償回路（財）のスイッチ（２３）の遮断及び導通の制
御は、サブ信号デコーダ（力で用いられる３８ＫＨｚ矩
形波スイッチング信号と等しい信号を加工することによ
って作成される制御信号を用いて行なわれる。第４図は
、第３図の制御信号発生回路（ハ）の−例な示すもので
、（２６）は１１４ＫＩｌｚ正相信号が印加される第１
入力端子、（２７）はｌ］４ＫＨ２逆相信号が印加され
る第２入力端子、（２唱１３８ＫＩＩＺ正相信号が印加
される第３入力端子、（２９）は３８Ｋｔｌｚ逆相信号
が印加される第４入力端子、（３０）は前記１１４ＫＨ
ｚ正相信号と３８ＫＩＩＺ正相信号とを乗算する第１乗
算回路、Ｃ３１）は前記１１４ＫＨｚ正相信号と３８Ｋ
Ｈｚ逆相信号とを乗算する第２乗算回路、θ力は前記１
１４ＫＨｚ逆相信号と前記３８ＫＩ（ｚ逆相信号とを乗
算する第３乗算回路、（３３１は前記１１４ Ｋ１１ｚ
逆相信号と前記３８Ｋｌ（Ｚ正相信号とを乗算する第４
乗算回路、Ｇａは前記第１及び第３乗算回路Ｃ１）及び
０力の出力信号の加算出力が得られる第１出力端子及び
Ｃ３５＋は前記第２及び第４乗算回路Ｃ３１）及びＣ３
３）の出力信号の加算出力が得られる第２出力端子であ
る。
御は、サブ信号デコーダ（力で用いられる３８ＫＨｚ矩
形波スイッチング信号と等しい信号を加工することによ
って作成される制御信号を用いて行なわれる。第４図は
、第３図の制御信号発生回路（ハ）の−例な示すもので
、（２６）は１１４ＫＩｌｚ正相信号が印加される第１
入力端子、（２７）はｌ］４ＫＨ２逆相信号が印加され
る第２入力端子、（２唱１３８ＫＩＩＺ正相信号が印加
される第３入力端子、（２９）は３８Ｋｔｌｚ逆相信号
が印加される第４入力端子、（３０）は前記１１４ＫＨ
ｚ正相信号と３８ＫＩＩＺ正相信号とを乗算する第１乗
算回路、Ｃ３１）は前記１１４ＫＨｚ正相信号と３８Ｋ
Ｈｚ逆相信号とを乗算する第２乗算回路、θ力は前記１
１４ＫＨｚ逆相信号と前記３８ＫＩ（ｚ逆相信号とを乗
算する第３乗算回路、（３３１は前記１１４ Ｋ１１ｚ
逆相信号と前記３８Ｋｌ（Ｚ正相信号とを乗算する第４
乗算回路、Ｇａは前記第１及び第３乗算回路Ｃ１）及び
０力の出力信号の加算出力が得られる第１出力端子及び
Ｃ３５＋は前記第２及び第４乗算回路Ｃ３１）及びＣ３
３）の出力信号の加算出力が得られる第２出力端子であ
る。
次に第４図の動作を第５図を参照しながら説明する。第
１乗算回路側においては、第１入力端子（２６）に印加
される８ｇ５図（イ）の１１４ＫＨ２正相信号と第３入
力端子（２８）に印加される第５図（ハ）の３８Ｋｌｌ
ｚ正相信号とが乗算され、第５図（ホ）Ｋ示す出力信号
が発生する。また、第３乗算回路（３つにおいては、第
２入力端子（５）に印加される第５図（ロ）の１１４
ＫＨｚ逆相信号と第４入力端子ｔ２９）に印加される第
５図に）の３８ Ｋｔ（ｚ逆相信号とが乗算され、第５
図（へ）に示す出力信号が発生する。そして、前記第１
及び第３乗算回路００）及び（１３ｚの出力信号を加算
することにより、第１出力端子（３４）に、第５図（ト
）に示す如く１．１− ハイレベル０期間かＳとなるデー−ティを有する７６Ｋ
［Ｊｚの矩形波信号が得られる。一方、第２乗算回路４
３１）においては、第１入力端子（２６）に印加される
第５図（イ）の１１４ＫＨｚ正相信号と第４入力端子翰
に印加される第５図に）の３８ＫＨｚ逆相信号とが乗算
され、第５図（イ）に示す出力信号が発生し、第４乗算
回路ｌ３３） においては、第２入力端子（５）に印加
される第５図（ロ）の１１４ＫＨｚ正相信号と第３入力
端子（２８）に印加される第５図（ハ）の３８ＫＨｚ正
相信号とが乗算され、第５図（１月に示す出力信号が発
生する。そ・して、前記第２及び第４乗算回路０１）及
び０（８）の出力信号を加算することにより、第２出力
端子ｃ３９に、第５図（ヌ）に示す如く、・・イレペル
Ｉ期間が冬となるデユーティを有する７６ＫＨｚの矩形
波信号が得られる。
１乗算回路側においては、第１入力端子（２６）に印加
される８ｇ５図（イ）の１１４ＫＨ２正相信号と第３入
力端子（２８）に印加される第５図（ハ）の３８Ｋｌｌ
ｚ正相信号とが乗算され、第５図（ホ）Ｋ示す出力信号
が発生する。また、第３乗算回路（３つにおいては、第
２入力端子（５）に印加される第５図（ロ）の１１４
ＫＨｚ逆相信号と第４入力端子ｔ２９）に印加される第
５図に）の３８ Ｋｔ（ｚ逆相信号とが乗算され、第５
図（へ）に示す出力信号が発生する。そして、前記第１
及び第３乗算回路００）及び（１３ｚの出力信号を加算
することにより、第１出力端子（３４）に、第５図（ト
）に示す如く１．１− ハイレベル０期間かＳとなるデー−ティを有する７６Ｋ
［Ｊｚの矩形波信号が得られる。一方、第２乗算回路４
３１）においては、第１入力端子（２６）に印加される
第５図（イ）の１１４ＫＨｚ正相信号と第４入力端子翰
に印加される第５図に）の３８ＫＨｚ逆相信号とが乗算
され、第５図（イ）に示す出力信号が発生し、第４乗算
回路ｌ３３） においては、第２入力端子（５）に印加
される第５図（ロ）の１１４ＫＨｚ正相信号と第３入力
端子（２８）に印加される第５図（ハ）の３８ＫＨｚ正
相信号とが乗算され、第５図（１月に示す出力信号が発
生する。そ・して、前記第２及び第４乗算回路０１）及
び０（８）の出力信号を加算することにより、第２出力
端子ｃ３９に、第５図（ヌ）に示す如く、・・イレペル
Ｉ期間が冬となるデユーティを有する７６ＫＨｚの矩形
波信号が得られる。
しかして、前記第１もしくは第２出力端子０イ）もしく
は０勺に得られる信号の一方を、補償回路ゆのスイッチ
（２３）の制御に用いれば、１１４ＫＨｚ近傍のビート
に起因する妨害を除去することが出来る。
は０勺に得られる信号の一方を、補償回路ゆのスイッチ
（２３）の制御に用いれば、１１４ＫＨｚ近傍のビート
に起因する妨害を除去することが出来る。
その場合、前記スイッチ器がローレベル化）で導通する
形式のものであるならば、第４図の第１出力端子（３４
）に得られる信号が制御用に使用され、前記スイッチ０
３１がハイレベルσ−Ｄで導通する形式のものであるな
らば、第４図の第２出力端子０５）に得られる信号が制
御用に使用される。
形式のものであるならば、第４図の第１出力端子（３４
）に得られる信号が制御用に使用され、前記スイッチ０
３１がハイレベルσ−Ｄで導通する形式のものであるな
らば、第４図の第２出力端子０５）に得られる信号が制
御用に使用される。
第６図は、第４図のブロック図の具体回路例を示すもの
で、第１乃至第４乗算回路（３０）乃至（３りを、第１
乃至第６トランジスタ（３Ｇ）乃至（４１）から成る二
重平衡型差動増幅回路で構成したものである。第１トラ
ンジスタ（３ｔ３）のベースには、３８ＫＩＴＺ正相信
号が、第２トランジスタ（３７）のベースには、３８Ｋ
Ｈｚ逆相信号がそれぞれ印加される。また、第３及び第
６トランジスタ（剋及び（４１）の共通ベースには、１
１４ＫＨｚ正相信号が、第４及び第５トランジスタク悄
及び（４０の共通ベースには、１１４Ｋｌ（ｚ逆相信号
がそれぞれ印加される。その為、第１出力端子（４ｚに
は、第５爾（ト）に示す出力信号が、第２出力端子（４
階には、第５図（ヌ）に示す出力信号がそれぞれ得られ
る。
で、第１乃至第４乗算回路（３０）乃至（３りを、第１
乃至第６トランジスタ（３Ｇ）乃至（４１）から成る二
重平衡型差動増幅回路で構成したものである。第１トラ
ンジスタ（３ｔ３）のベースには、３８ＫＩＴＺ正相信
号が、第２トランジスタ（３７）のベースには、３８Ｋ
Ｈｚ逆相信号がそれぞれ印加される。また、第３及び第
６トランジスタ（剋及び（４１）の共通ベースには、１
１４ＫＨｚ正相信号が、第４及び第５トランジスタク悄
及び（４０の共通ベースには、１１４Ｋｌ（ｚ逆相信号
がそれぞれ印加される。その為、第１出力端子（４ｚに
は、第５爾（ト）に示す出力信号が、第２出力端子（４
階には、第５図（ヌ）に示す出力信号がそれぞれ得られ
る。
第７図（イ）及び（ロ）は、それぞれサブ信号デコーダ
（７）の出力端に得られるステレオ和信号を、また第７
図（ハ）及びに）は、それぞれ第１及び第２加算回路（
１５）及び（１７）の入力端におけるステレオ和信号を
示すものである。第７図（イ）及び（ロ）に示す如く、
サブ信号デコーダ（力の出力端のステレオ和信号は、３
８ＫＨｚスイッチング信号のエンベロープとして表わす
ことが出来る。しかして、補償回路（財）のスイッチ鄭
）として、・・イレベル■で導通する形式のものを使用
し、前記スイッチ（２３）の制御信号として第５図（ヌ
）に示される信号を用いたとすれば、第１加算回路（Ｉ
５）の入力端に得られる信号は、第７図（ハ）に示す如
く、スイッチ（ハ）が導通すると、部分的に混合されて
分離度が低下し、３８ＫＨｚの第３高調波の含まれない
肩の落ちた階段状の波形となる。同様に、第２加算回路
０７）の入力端に得られる信号も、第７図ト）に示す如
く、階段状の波形となる。尚、第７図（ハ）及びに）の
信号のエンベロープは、前記スイッチ（２３）の制御に
より変化せず、ステレオ差信号（Ｌ−Ｒ）及び（Ｒ−Ｌ
）も前記スイッチｔ２３）の制御により影響を受けない
。
（７）の出力端に得られるステレオ和信号を、また第７
図（ハ）及びに）は、それぞれ第１及び第２加算回路（
１５）及び（１７）の入力端におけるステレオ和信号を
示すものである。第７図（イ）及び（ロ）に示す如く、
サブ信号デコーダ（力の出力端のステレオ和信号は、３
８ＫＨｚスイッチング信号のエンベロープとして表わす
ことが出来る。しかして、補償回路（財）のスイッチ鄭
）として、・・イレベル■で導通する形式のものを使用
し、前記スイッチ（２３）の制御信号として第５図（ヌ
）に示される信号を用いたとすれば、第１加算回路（Ｉ
５）の入力端に得られる信号は、第７図（ハ）に示す如
く、スイッチ（ハ）が導通すると、部分的に混合されて
分離度が低下し、３８ＫＨｚの第３高調波の含まれない
肩の落ちた階段状の波形となる。同様に、第２加算回路
０７）の入力端に得られる信号も、第７図ト）に示す如
く、階段状の波形となる。尚、第７図（ハ）及びに）の
信号のエンベロープは、前記スイッチ（２３）の制御に
より変化せず、ステレオ差信号（Ｌ−Ｒ）及び（Ｒ−Ｌ
）も前記スイッチｔ２３）の制御により影響を受けない
。
上述の説明から明らかな如く、サブ信号デコーダ（力か
ら第１及び第２加算回路（１５）及び０７）に印加され
る復調されたステレオサブ信号（Ｔ、−Ｒ）及び（Ｒ−
Ｔ、）中には、ビートが含まれていないので、前記ステ
レオサブ信号（Ｌ−１’（）及び（Ｒ−Ｌ）とステレオ
和信号（Ｔ、＋Ｒ）が第１及び第２加算回路０５）及び
（１ηでそれぞれ加算された結果、第１及び第２出力端
子（１６）及び（＋８１に得られる左右ステレオ信号（
Ｌ＋及び（８）中にも、ビートが含まれない。
ら第１及び第２加算回路（１５）及び０７）に印加され
る復調されたステレオサブ信号（Ｔ、−Ｒ）及び（Ｒ−
Ｔ、）中には、ビートが含まれていないので、前記ステ
レオサブ信号（Ｌ−１’（）及び（Ｒ−Ｌ）とステレオ
和信号（Ｔ、＋Ｒ）が第１及び第２加算回路０５）及び
（１ηでそれぞれ加算された結果、第１及び第２出力端
子（１６）及び（＋８１に得られる左右ステレオ信号（
Ｌ＋及び（８）中にも、ビートが含まれない。
尚、第３図の実施例においては、復調されたステレオサ
ブ信号からビートを除去する場合について説明したが、
補償回路り）を第１及び第２出力端子α６）及び（国の
間に挿入し、左右ステレオ信号ｆｆ、）及び（Ｒ）から
ビートを除去してもよい。また、実施例においては、３
８Ｉ（Ｈｚスイッチング信号の第３高調波である１ １
４ Ｋ＋ｌＺの矩形波信号を用いて、入力信号中の１１
４ Ｋ）ｌｚ近傍のビートに起因するビートの除去を行
う場合を説明したが、３８ＫＨｚスイッチング信号の第
ｎ次の高調波周波数の矩形波信号を用いて、入力信号中
の前記第ｎ次の高調波周波数近傍のビートに′起因する
ビートの除去を、・全く同様に行うことが出来、それら
を組合せて補償回路を作成すれば、ビートの除去効果は
一層上昇する。
ブ信号からビートを除去する場合について説明したが、
補償回路り）を第１及び第２出力端子α６）及び（国の
間に挿入し、左右ステレオ信号ｆｆ、）及び（Ｒ）から
ビートを除去してもよい。また、実施例においては、３
８Ｉ（Ｈｚスイッチング信号の第３高調波である１ １
４ Ｋ＋ｌＺの矩形波信号を用いて、入力信号中の１１
４ Ｋ）ｌｚ近傍のビートに起因するビートの除去を行
う場合を説明したが、３８ＫＨｚスイッチング信号の第
ｎ次の高調波周波数の矩形波信号を用いて、入力信号中
の前記第ｎ次の高調波周波数近傍のビートに′起因する
ビートの除去を、・全く同様に行うことが出来、それら
を組合せて補償回路を作成すれば、ビートの除去効果は
一層上昇する。
（へ）発明の効果
以上述べた如く、本発明に依れば、ＩＣ化が容易で、し
かも簡単な回路構成を有するビート妨害を除去したステ
レオ復調回路が提供出来る。
かも簡単な回路構成を有するビート妨害を除去したステ
レオ復調回路が提供出来る。
第１図及び第２図は、従来のビート妨害除去機能を有す
るステレオ復調回路を示す回路ブロック図、第３図は、
本発明の一実施例を示す回路ブロック図、第４図は、そ
の制御信号発生回路の一例を示す回路ブロック図、第５
図（イ）乃至（ヌ）は、第４図の動作を説明する為の波
形図、第６図は、第４図の具体例を示す回路図、及び第
７図（イ）乃至に）は、第３図の動作を説明する為の波
形図である。 主な図番の説明 （７）・・・サブ信号デコーダ （」・・・Ｐ Ｔ、
Ｌ回路（財）・・・補償回路 （２３）・・・スイフチ
（２５）・・・制御信号発生回路 第１図 ｆＪ２図 第４図 ｎ 第５図 第７図
るステレオ復調回路を示す回路ブロック図、第３図は、
本発明の一実施例を示す回路ブロック図、第４図は、そ
の制御信号発生回路の一例を示す回路ブロック図、第５
図（イ）乃至（ヌ）は、第４図の動作を説明する為の波
形図、第６図は、第４図の具体例を示す回路図、及び第
７図（イ）乃至に）は、第３図の動作を説明する為の波
形図である。 主な図番の説明 （７）・・・サブ信号デコーダ （」・・・Ｐ Ｔ、
Ｌ回路（財）・・・補償回路 （２３）・・・スイフチ
（２５）・・・制御信号発生回路 第１図 ｆＪ２図 第４図 ｎ 第５図 第７図
Claims (1)
- （］） ステレオ和信号、ステレオ差信号及びステレオ
パイロット信号を含むステレオコンポジット信号から左
右ステレオ信号を復調するステレオ復調回路において、
前記パイロット信号に同期した３８ＫＨｚの第１矩形波
信号と該第１矩形波信号の奇数次高調波と等しい周波数
を有する第２矩形波信号とから第３矩形波信号を作成し
、該第３矩形波信号を用いて左右ステレオ信号の分離度
を部分的に低下させ、前記第１矩形波信号の奇数次高調
波と隣接局間ビートとの間で発生するビートを除去する
様例したことを特徴とするステレオ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11355783A JPS604339A (ja) | 1983-06-22 | 1983-06-22 | ステレオ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11355783A JPS604339A (ja) | 1983-06-22 | 1983-06-22 | ステレオ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604339A true JPS604339A (ja) | 1985-01-10 |
| JPS6321374B2 JPS6321374B2 (ja) | 1988-05-06 |
Family
ID=14615303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11355783A Granted JPS604339A (ja) | 1983-06-22 | 1983-06-22 | ステレオ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604339A (ja) |
-
1983
- 1983-06-22 JP JP11355783A patent/JPS604339A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6321374B2 (ja) | 1988-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4018994A (en) | Compatible AM stereophonic receivers | |
| JPS583424B2 (ja) | ステレオフクゴウシンゴウハツセイホウホウ オヨビ ソウチ | |
| JPH07120987B2 (ja) | デジタル復調装置 | |
| US3721766A (en) | Frequency multiplying circuit utilizing time gates and switching signals of differing phases | |
| US5521944A (en) | Circuit for a demodulator for a radio data signal in a radio receiver | |
| US4069398A (en) | Method and apparatus for pilot signal cancellation in an FM multiplex demodulator | |
| JP3169690B2 (ja) | 受信装置 | |
| US4061882A (en) | Quadrature multiplying four-channel demodulator | |
| US4232189A (en) | AM Stereo receivers | |
| US4502148A (en) | FM Stereo demodulator for demodulating stereo signals directly from an FM intermediate frequency signal | |
| US4164624A (en) | Demodulation circuits of FM stereophonic receivers | |
| JPS5853805B2 (ja) | パイロット信号の除去装置 | |
| JPH06318921A (ja) | ステレオ−放送受信機における多重信号の復号化用回路装置 | |
| JPS604339A (ja) | ステレオ復調回路 | |
| US4932058A (en) | Pilot cancellation circuit | |
| JPS6034299B2 (ja) | 通信方式 | |
| JPH0318377B2 (ja) | ||
| US4406922A (en) | Stereo broadcast system | |
| JPS6259941B2 (ja) | ||
| JP3640669B2 (ja) | 受信した多重信号の音質に依存した音質信号の導出用回路装置 | |
| JPS5844679Y2 (ja) | Ａｍステレオ受信機におけるステレオパイロット信号除去装置 | |
| EP0293828B1 (en) | Circuit device for demodulating DSB modulated signals and method therefor | |
| JPS61146025A (ja) | Ｆｍステレオ受信機 | |
| GB2177860A (en) | R.F. mixer | |
| JPS6238362Y2 (ja) |