JPS6321396B2 - - Google Patents
Info
- Publication number
- JPS6321396B2 JPS6321396B2 JP18855982A JP18855982A JPS6321396B2 JP S6321396 B2 JPS6321396 B2 JP S6321396B2 JP 18855982 A JP18855982 A JP 18855982A JP 18855982 A JP18855982 A JP 18855982A JP S6321396 B2 JPS6321396 B2 JP S6321396B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- output
- multiplier
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
この発明は、カラーテレビジヨンの色信号処理
装置に使用されるバースト信号検出回路に関する
ものである。
装置に使用されるバースト信号検出回路に関する
ものである。
従来、この種の装置として第１図に示すものが
あつた。図において、１はクロマ信号ｃの入力端
子、２はバースト抜取パルスｐの入力端子、３は
バースト抜取パルスｐによりクロマ信号ｃからバ
ースト信号ｂを抜取るバースト抜取回路、４は連
続発振信号ｏの入力端子、５はバースト信号ｂと
連続発振信号ｏとを掛け合わせる掛算器、６は上
記バースト抜取パルスｐの有無に応じて掛算器５
の出力ｍを第１、第２の出力端２０，２１のいず
れか一方に切替え出力する切替回路、７，８はそ
れぞれ上記第１、第２の出力端２０，２１と接地
間に接続された第１、第２のコンデンサ、９は両
コンデンサ７，８の保持電圧を比較する比較器、
１０は比較器９からのバースト検出信号ｄが出力
される出力端子である。
あつた。図において、１はクロマ信号ｃの入力端
子、２はバースト抜取パルスｐの入力端子、３は
バースト抜取パルスｐによりクロマ信号ｃからバ
ースト信号ｂを抜取るバースト抜取回路、４は連
続発振信号ｏの入力端子、５はバースト信号ｂと
連続発振信号ｏとを掛け合わせる掛算器、６は上
記バースト抜取パルスｐの有無に応じて掛算器５
の出力ｍを第１、第２の出力端２０，２１のいず
れか一方に切替え出力する切替回路、７，８はそ
れぞれ上記第１、第２の出力端２０，２１と接地
間に接続された第１、第２のコンデンサ、９は両
コンデンサ７，８の保持電圧を比較する比較器、
１０は比較器９からのバースト検出信号ｄが出力
される出力端子である。
次に動作について説明する。
クロマ信号ｃは端子１に入力され、端子２に加
えられるバースト抜取パルスｐによりバースト抜
取回路３でバースト信号ｂのみが抜取られ、この
バースト信号ｂと端子４から入力される連続発振
信号ｏとが掛算器５で掛算される。掛算器５の出
力ｍは切替回路６によりコンデンサ７または８に
切替え出力される。その切替えのタイミングは端
子２に入力されるバースト抜取パルスｐにより決
定され、該パルスｐが入力された時にはコンデン
サ７側に、それ以外の期間はコンデンサ８側に切
替出力され、該出力により上記各コンデンサ７，
８が充電されるようになつている。上記コンデン
サ７，８は各々の充電時以外にはその充電電圧を
保持するとともに、掛算器５出力ｍの高周波成分
を落とし、直流出力のみを検波出力とするハイカ
ツトフイルタの役目も果たしている。比較器９は
このコンデンサ７，８の保持電圧の差を比較し、
コンデンサ７の保持電圧の方がコンデンサ８のそ
れより低い時は“１”を、逆に高い時は“０”を
バースト検出信号ｄとして出力端子１０に出力す
る。
えられるバースト抜取パルスｐによりバースト抜
取回路３でバースト信号ｂのみが抜取られ、この
バースト信号ｂと端子４から入力される連続発振
信号ｏとが掛算器５で掛算される。掛算器５の出
力ｍは切替回路６によりコンデンサ７または８に
切替え出力される。その切替えのタイミングは端
子２に入力されるバースト抜取パルスｐにより決
定され、該パルスｐが入力された時にはコンデン
サ７側に、それ以外の期間はコンデンサ８側に切
替出力され、該出力により上記各コンデンサ７，
８が充電されるようになつている。上記コンデン
サ７，８は各々の充電時以外にはその充電電圧を
保持するとともに、掛算器５出力ｍの高周波成分
を落とし、直流出力のみを検波出力とするハイカ
ツトフイルタの役目も果たしている。比較器９は
このコンデンサ７，８の保持電圧の差を比較し、
コンデンサ７の保持電圧の方がコンデンサ８のそ
れより低い時は“１”を、逆に高い時は“０”を
バースト検出信号ｄとして出力端子１０に出力す
る。
ここで、コンデンサ７，８の各々の保持期間に
は切替回路６の出力は非常に高いインピーダンス
となるわけであるが、比較器９の入力電流のため
に保持期間であつてもわずかながら放電電流が流
れてしまう。この時バースト抜取信号期間は約
5μs、それ以外の時間は約60μsであり、各々の保
持期間は10倍程違つており、このため各々の放電
電流が等しくても保持電圧は変つてくるので、こ
れが検出誤差となつて出力端子１０に現れてしま
うという欠点があつた。特に、これらの回路をバ
イポーラ型半導体集積回路により構成した場合、
比較器９の入力電流はトランジスタのベース電流
に相当するため、ばらつきや周囲温度により大き
く変わつてしまい、これがバースト検出誤差を増
大させてしまうという欠点がある。
は切替回路６の出力は非常に高いインピーダンス
となるわけであるが、比較器９の入力電流のため
に保持期間であつてもわずかながら放電電流が流
れてしまう。この時バースト抜取信号期間は約
5μs、それ以外の時間は約60μsであり、各々の保
持期間は10倍程違つており、このため各々の放電
電流が等しくても保持電圧は変つてくるので、こ
れが検出誤差となつて出力端子１０に現れてしま
うという欠点があつた。特に、これらの回路をバ
イポーラ型半導体集積回路により構成した場合、
比較器９の入力電流はトランジスタのベース電流
に相当するため、ばらつきや周囲温度により大き
く変わつてしまい、これがバースト検出誤差を増
大させてしまうという欠点がある。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、クロマ信号と連続
発振信号とを掛算器で掛合せ、その出力でバース
ト抜取信号の期間第１のコンデンサを充電し、バ
ースト抜取信号とほぼ等しい水平同期信号の期間
上記掛算器の出力で第２のコンデンサを充電し、
両コンデンサの保持電圧を比較してバースト検出
信号を出力することにより、比較器の入力電流が
ばらついてもバースト信号検出誤差を小さくで
き、しかもクロマ信号からバースト信号を抜取る
操作を省略できるバースト信号検出回路を提供す
ることを目的としている。
去するためになされたもので、クロマ信号と連続
発振信号とを掛算器で掛合せ、その出力でバース
ト抜取信号の期間第１のコンデンサを充電し、バ
ースト抜取信号とほぼ等しい水平同期信号の期間
上記掛算器の出力で第２のコンデンサを充電し、
両コンデンサの保持電圧を比較してバースト検出
信号を出力することにより、比較器の入力電流が
ばらついてもバースト信号検出誤差を小さくで
き、しかもクロマ信号からバースト信号を抜取る
操作を省略できるバースト信号検出回路を提供す
ることを目的としている。
以下、この発明の一実施例を図について説明す
る。
る。
第２図は本発明の一実施例によるバースト信号
検出回路を示し、図において、第１図と同一符号
は同一のものを示す。１５はクロマ信号ｃと連続
発振信号ｏとを掛合わせる掛算器、１２は掛算器
１５の出力m′を、バースト抜取信号ｐの期間第
１の出力端２０に、水平同期信号ｈの期間第２の
出力端２１に切替出力する切替回路、１１は水平
同期信号ｈの入力端子である。
検出回路を示し、図において、第１図と同一符号
は同一のものを示す。１５はクロマ信号ｃと連続
発振信号ｏとを掛合わせる掛算器、１２は掛算器
１５の出力m′を、バースト抜取信号ｐの期間第
１の出力端２０に、水平同期信号ｈの期間第２の
出力端２１に切替出力する切替回路、１１は水平
同期信号ｈの入力端子である。
次に動作について説明する。
クロマ信号ｃと連続発振信号ｏとは掛算器１５
で掛合わされ、切替回路１２に入力される。この
切替回路１２はバースト抜取信号ｐが加えられた
期間上記掛算器１５の出力m′で第１のコンデン
サ７を充電し、水平同期信号ｈが加えられた期間
上記出力m′で第２のコンデンサ８を充電する。
で掛合わされ、切替回路１２に入力される。この
切替回路１２はバースト抜取信号ｐが加えられた
期間上記掛算器１５の出力m′で第１のコンデン
サ７を充電し、水平同期信号ｈが加えられた期間
上記出力m′で第２のコンデンサ８を充電する。
このとき、水平同期信号ｈの期間は約５〜6μs
なので、バースト抜取信号ｐの期間とほぼ等し
く、このため各々のコンデンサ７，８の保持期間
も等しく、たとえ比較器９の入力電流値が変化し
たとしても放電電流が等しいため、両コンデンサ
の電位差はその影響を受けにくい。
なので、バースト抜取信号ｐの期間とほぼ等し
く、このため各々のコンデンサ７，８の保持期間
も等しく、たとえ比較器９の入力電流値が変化し
たとしても放電電流が等しいため、両コンデンサ
の電位差はその影響を受けにくい。
なお、上記実施例では新たに水平同期信号ｈを
使用しているが、バースト抜取信号ｐは水平同期
信号ｈにより作られるものであり、このため何ら
回路が増えることはない。また、水平同期信号ｈ
の期間にはクロマ信号ｃは存在しないので、バー
スト抜取操作は不要であり、更に水平同期信号ｈ
とバースト抜取信号ｐとが時間的に重なることは
ないので、切替回路の切替えには何ら問題を生じ
ない。
使用しているが、バースト抜取信号ｐは水平同期
信号ｈにより作られるものであり、このため何ら
回路が増えることはない。また、水平同期信号ｈ
の期間にはクロマ信号ｃは存在しないので、バー
スト抜取操作は不要であり、更に水平同期信号ｈ
とバースト抜取信号ｐとが時間的に重なることは
ないので、切替回路の切替えには何ら問題を生じ
ない。
以上のように本発明によれば、クロマ信号と連
続発振信号とを掛算器で掛合せ、その出力でバー
スト抜取信号の期間第１のコンデンサを充電しバ
ースト抜取信号とほぼ等しい水平同期信号の期間
上記掛算器の出力で第２のコンデンサを充電し、
両コンデンサの保持電圧を比較するようにしたの
で、比較器の入力電流がばらついていてもバース
ト信号検出誤差を小さくでき、しかもクロマ信号
からバーストを抜取る操作を省略できる効果があ
る。
続発振信号とを掛算器で掛合せ、その出力でバー
スト抜取信号の期間第１のコンデンサを充電しバ
ースト抜取信号とほぼ等しい水平同期信号の期間
上記掛算器の出力で第２のコンデンサを充電し、
両コンデンサの保持電圧を比較するようにしたの
で、比較器の入力電流がばらついていてもバース
ト信号検出誤差を小さくでき、しかもクロマ信号
からバーストを抜取る操作を省略できる効果があ
る。
第１図は従来のバースト信号検出回路を示すブ
ロツク図、第２図は本発明の一実施例によるバー
スト信号検出回路のブロツク図である。 １５……掛算器、１２……切替回路、２０，２
１……第１、第２の出力端、７，８……第１、第
２のコンデンサ、９……比較器。
ロツク図、第２図は本発明の一実施例によるバー
スト信号検出回路のブロツク図である。 １５……掛算器、１２……切替回路、２０，２
１……第１、第２の出力端、７，８……第１、第
２のコンデンサ、９……比較器。
Claims (1)
- １ クロマ信号と連続発振信号とを掛け合わせる
掛算器と、バースト抜取り信号の入力期間上記掛
算器の出力を第１の出力端に出力し水平同期信号
の入力期間該掛算器の出力を第２の出力端に出力
する切替回路と、上記切替回路の第１、第２の出
力端と接地間にそれぞれ接続された第１、第２の
コンデンサと、該第１、第２のコンデンサの保持
電圧を比較してバースト検出信号を出力する比較
器とを備えたことを特徴とするバースト信号検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18855982A JPS5977788A (ja) | 1982-10-25 | 1982-10-25 | バ−スト信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18855982A JPS5977788A (ja) | 1982-10-25 | 1982-10-25 | バ−スト信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5977788A JPS5977788A (ja) | 1984-05-04 |
| JPS6321396B2 true JPS6321396B2 (ja) | 1988-05-06 |
Family
ID=16225803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18855982A Granted JPS5977788A (ja) | 1982-10-25 | 1982-10-25 | バ−スト信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977788A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120183A (ja) * | 1985-11-20 | 1987-06-01 | Matsushita Electric Ind Co Ltd | 検出装置 |
-
1982
- 1982-10-25 JP JP18855982A patent/JPS5977788A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5977788A (ja) | 1984-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410195A (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| JP2915928B2 (ja) | ピーク検出器 | |
| US3937876A (en) | Picture display apparatus including a line phase discriminator for generating a control voltage | |
| US4361769A (en) | Method for performing a sample and hold function | |
| US4363035A (en) | Method and apparatus for signal pick-up from semiconductor image or line sensors | |
| US4242602A (en) | Phase comparator circuit with gated isolation circuit | |
| US4667241A (en) | Ghost cancelling system | |
| US4024343A (en) | Circuit arrangement for synchronizing an output signal in accordance with a periodic pulsatory input signal | |
| JPS5977788A (ja) | バ−スト信号検出回路 | |
| KR970002960B1 (ko) | 라인 동기화 회로 | |
| US3727149A (en) | Burst control circuit having a voltage responsive oscillator | |
| US3418425A (en) | System for reducing low frequency variations in the average value of a signal | |
| KR0128520B1 (ko) | 동기신호 분배기를 이용한 키드 클램프회로 | |
| US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
| JPH0441660Y2 (ja) | ||
| US5251032A (en) | Line synchronizing circuit | |
| JPS6114229Y2 (ja) | ||
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JP3485635B2 (ja) | 集積回路 | |
| KR940000159Y1 (ko) | 고화질용 키드 펄스 발생기 | |
| JPS60220691A (ja) | 信号発生回路 | |
| JPH02143693A (ja) | バーストゲートパルス発生回路 | |
| TW385611B (en) | Current source and threshold voltage generation method and apparatus for HHK video circuit | |
| JPS58181315A (ja) | 階段波発生回路 | |
| GB2257587A (en) | A phase detector and a phase locked loop |