JPS6321424B2 - - Google Patents
Info
- Publication number
- JPS6321424B2 JPS6321424B2 JP56202543A JP20254381A JPS6321424B2 JP S6321424 B2 JPS6321424 B2 JP S6321424B2 JP 56202543 A JP56202543 A JP 56202543A JP 20254381 A JP20254381 A JP 20254381A JP S6321424 B2 JPS6321424 B2 JP S6321424B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- switching
- windings
- switching circuit
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 74
- 230000005669 field effect Effects 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、例えば正電源にドレインを接続した
Ｎチヤンネルの電界効果トランジスタ等のよう
に、駆動端子の電位が接地から浮き、しかもスイ
ツチング周波数にて変動するようなスイツチ素子
を駆動する回路に関するものである。
Ｎチヤンネルの電界効果トランジスタ等のよう
に、駆動端子の電位が接地から浮き、しかもスイ
ツチング周波数にて変動するようなスイツチ素子
を駆動する回路に関するものである。
従来のスイツチング回路の一例として、正電源
にドレインを接続したＮチヤンネルのパワー
MOS型の電界効果トランジスタ（以下、単に電
界効果トランジスタと呼ぶ）によるスイツチング
電力増幅回路を第１図に示す。第１図において、
Ｑは電界効果トランジスタ、１は正極性の電源端
子、２はパルス幅変調（以下、PWMと呼ぶ）の
信号入力端子、３は電源の供給を受ける電源端子
４を備え、パルストランスや光結合素子によつて
入出力端子間が絶縁された駆動回路であり、前記
信号入力端子２からのPWM信号は駆動回路３に
よつて電界効果トランジスタＱのソース・ゲート
間に加えられる構成となつている。更に、CSは電
源端子１の交流的インピーダンスを小さくするた
めのコンデンサ、Rg1，Rg2は電界効果トランジ
スタＱの寄生振動防止、駆動回路３の終端、波形
改善等のための抵抗である。又、Ｄはフライホイ
ールダイオードであり、コイルLAとコンデンサ
Ｃはローパスフイルタを構成し、RLは負荷であ
る。
にドレインを接続したＮチヤンネルのパワー
MOS型の電界効果トランジスタ（以下、単に電
界効果トランジスタと呼ぶ）によるスイツチング
電力増幅回路を第１図に示す。第１図において、
Ｑは電界効果トランジスタ、１は正極性の電源端
子、２はパルス幅変調（以下、PWMと呼ぶ）の
信号入力端子、３は電源の供給を受ける電源端子
４を備え、パルストランスや光結合素子によつて
入出力端子間が絶縁された駆動回路であり、前記
信号入力端子２からのPWM信号は駆動回路３に
よつて電界効果トランジスタＱのソース・ゲート
間に加えられる構成となつている。更に、CSは電
源端子１の交流的インピーダンスを小さくするた
めのコンデンサ、Rg1，Rg2は電界効果トランジ
スタＱの寄生振動防止、駆動回路３の終端、波形
改善等のための抵抗である。又、Ｄはフライホイ
ールダイオードであり、コイルLAとコンデンサ
Ｃはローパスフイルタを構成し、RLは負荷であ
る。
以上の構成において、信号入力端子２からの信
号が駆動回路３により電界効果トランジスタＱの
ソース・ゲート間に加えられると、該電界効果ト
ランジスタＱはPWM信号にしたがつてON／
OFFのスイツチング動作を行うことになる。そ
して、電界効果トランジスタＱがON状態の時に
は電源端子１からコイルLAを通つて負荷RLに電
流が流れ、電界効果トランジスタＱがOFF状態
の時にはコイルＬに流れる電流はフライホイール
ダイオードＤを流れるのである。したがつて、フ
ライホイールダイオードＤのカソード側、すなわ
ち電界効果トランジスタＱのソース側には電源端
子１の電圧を振幅とするPWM波形が現われる
が、コイルLAとコンデンサＣによるローパスフ
イルタがPWM波形の繰返し周波数を阻止するこ
とにより負荷RLにはPWM波形の平均値の電圧が
出力される。以上の動作により上記スイツチング
電力増幅回路は、電源として使用する場合にはス
イツチングレギユレータとして、又、負荷RLが
被変調電力増幅器の場合は振幅変調器として夫々
動作するものである。
号が駆動回路３により電界効果トランジスタＱの
ソース・ゲート間に加えられると、該電界効果ト
ランジスタＱはPWM信号にしたがつてON／
OFFのスイツチング動作を行うことになる。そ
して、電界効果トランジスタＱがON状態の時に
は電源端子１からコイルLAを通つて負荷RLに電
流が流れ、電界効果トランジスタＱがOFF状態
の時にはコイルＬに流れる電流はフライホイール
ダイオードＤを流れるのである。したがつて、フ
ライホイールダイオードＤのカソード側、すなわ
ち電界効果トランジスタＱのソース側には電源端
子１の電圧を振幅とするPWM波形が現われる
が、コイルLAとコンデンサＣによるローパスフ
イルタがPWM波形の繰返し周波数を阻止するこ
とにより負荷RLにはPWM波形の平均値の電圧が
出力される。以上の動作により上記スイツチング
電力増幅回路は、電源として使用する場合にはス
イツチングレギユレータとして、又、負荷RLが
被変調電力増幅器の場合は振幅変調器として夫々
動作するものである。
しかしながら上述の如き回路動作では、その特
性上、電界効果トランジスタＱのソース電位が電
源の電圧に等しい大振幅のPWM波形で振動する
ため、駆動回路３には直流から前記PWM信号の
周波数に至るまで十分な絶縁特性が要求され、更
に、駆動回路３の出力段の対接地容量が電界効果
トランジスタＱのスイツチング特性に悪影響を与
えたり、あるいは駆動回路３の出力段の大振幅が
不要輻射やスイツチングノイズを発生する原因に
なる等の問題点があつた。
性上、電界効果トランジスタＱのソース電位が電
源の電圧に等しい大振幅のPWM波形で振動する
ため、駆動回路３には直流から前記PWM信号の
周波数に至るまで十分な絶縁特性が要求され、更
に、駆動回路３の出力段の対接地容量が電界効果
トランジスタＱのスイツチング特性に悪影響を与
えたり、あるいは駆動回路３の出力段の大振幅が
不要輻射やスイツチングノイズを発生する原因に
なる等の問題点があつた。
本発明は、このような問題点を除去するために
なされたもので、スイツチング回路を構成するロ
ーパスフイルタに着目し、このローパスフイルタ
のコイルに駆動用の巻線を設けることによつて駆
動回路に対して交流的な絶縁特性を得、前記の諸
問題点を解決したスイツチング回路を提供するこ
とを目的としたものである。以下、図を用いて説
明する。
なされたもので、スイツチング回路を構成するロ
ーパスフイルタに着目し、このローパスフイルタ
のコイルに駆動用の巻線を設けることによつて駆
動回路に対して交流的な絶縁特性を得、前記の諸
問題点を解決したスイツチング回路を提供するこ
とを目的としたものである。以下、図を用いて説
明する。
第２図ａは第１の発明の第１の実施例を示す回
路図であり、第２図ｂは第２の発明の第１の実施
例を示す回路図である。
路図であり、第２図ｂは第２の発明の第１の実施
例を示す回路図である。
第２図ａおよびｂにおいて、LBはW1，W2，
W3の３組の巻線を有するコイルで、そのうちの
巻線W2，W3はペア線あるいは巻線W3を心線と
する同軸線が用いられ、巻線W1と同じ磁心上あ
るいは磁束が通つて結合するように巻付けた構造
である。しかも、この巻線W2，W3は巻線W1と
同じ巻数であつて、巻線W1の巻き始めと巻き終
りの交流電圧と巻線W2または巻線W3に誘起する
電圧を等しいものとし、又その巻線の方向につい
ては第２図に極性記号・で示す如く巻線W1，
W2，W3は同方向に巻付けされている。更に、電
界効果トランジスタＱのドレインは電源端子１に
接続し、そのソースはアノード側を接地している
フライホイールダイオードＤのカソードと、ロー
パスフイルタを構成する前記コイルLBの巻線W1
に接続している。Ｒは低抵抗であり、その他の回
路素子は第１図のそれと同一のものである。
W3の３組の巻線を有するコイルで、そのうちの
巻線W2，W3はペア線あるいは巻線W3を心線と
する同軸線が用いられ、巻線W1と同じ磁心上あ
るいは磁束が通つて結合するように巻付けた構造
である。しかも、この巻線W2，W3は巻線W1と
同じ巻数であつて、巻線W1の巻き始めと巻き終
りの交流電圧と巻線W2または巻線W3に誘起する
電圧を等しいものとし、又その巻線の方向につい
ては第２図に極性記号・で示す如く巻線W1，
W2，W3は同方向に巻付けされている。更に、電
界効果トランジスタＱのドレインは電源端子１に
接続し、そのソースはアノード側を接地している
フライホイールダイオードＤのカソードと、ロー
パスフイルタを構成する前記コイルLBの巻線W1
に接続している。Ｒは低抵抗であり、その他の回
路素子は第１図のそれと同一のものである。
まず第１の発明の第１の実施例を第２図ａに基
づいて説明する。
づいて説明する。
第２図ａに示す回路動作は既述の第１図の場合
と同様に行なわれるが、駆動回路３よりの信号、
換言すると信号入力端子２からの信号は、ローパ
スフイルタのコイルLBの巻線W1と共に巻かれる
２個の巻線W2，W3を経て電界効果トランジスタ
Ｑのソース・ゲート間に与えられる。これにより
電界効果トランジスタＱはON／OFFのスイツチ
ング動作を行うことになる。この時の駆動回路３
の出力すなわち巻線W2のＤ点の電位に着目する
と、まず巻線W1のＡ点の電位は電源端子１の電
源電圧を振幅とするPWM波形であり、巻線W1
のＢ点の電位はＡ点の波形の平均値すなわちほぼ
直流に近い波形となるが、巻線W2および巻線W3
は巻線W1と同じ巻数であり、かつ磁気結合して
いるので、巻線W1の電圧すなわちＡ点、Ｂ点間
の交流電圧波形と等しい電圧が巻線W2のＣ点、
Ｄ点間および巻線W3のＥ点、Ｆ点間に誘起する。
言いかえればＡ点の大振幅のPWM波形から巻線
W1のＡ点、Ｂ点間で交流分を吸収してＢ点が直
流に近い変化の少ない波形になるのと同様に、巻
線W2に誘起した交流電圧波形がＣ点すなわちＡ
点と同じPWM波形から交流電圧分を吸収するの
で、Ｄ点の電圧もＢ点と同じ電圧すなわちコンデ
ンサＣの電位と同じ電位となるのである。
と同様に行なわれるが、駆動回路３よりの信号、
換言すると信号入力端子２からの信号は、ローパ
スフイルタのコイルLBの巻線W1と共に巻かれる
２個の巻線W2，W3を経て電界効果トランジスタ
Ｑのソース・ゲート間に与えられる。これにより
電界効果トランジスタＱはON／OFFのスイツチ
ング動作を行うことになる。この時の駆動回路３
の出力すなわち巻線W2のＤ点の電位に着目する
と、まず巻線W1のＡ点の電位は電源端子１の電
源電圧を振幅とするPWM波形であり、巻線W1
のＢ点の電位はＡ点の波形の平均値すなわちほぼ
直流に近い波形となるが、巻線W2および巻線W3
は巻線W1と同じ巻数であり、かつ磁気結合して
いるので、巻線W1の電圧すなわちＡ点、Ｂ点間
の交流電圧波形と等しい電圧が巻線W2のＣ点、
Ｄ点間および巻線W3のＥ点、Ｆ点間に誘起する。
言いかえればＡ点の大振幅のPWM波形から巻線
W1のＡ点、Ｂ点間で交流分を吸収してＢ点が直
流に近い変化の少ない波形になるのと同様に、巻
線W2に誘起した交流電圧波形がＣ点すなわちＡ
点と同じPWM波形から交流電圧分を吸収するの
で、Ｄ点の電圧もＢ点と同じ電圧すなわちコンデ
ンサＣの電位と同じ電位となるのである。
また巻線W2と巻線W3は磁気的に密に結合して
いるために、巻線W2に誘起する電圧と巻線W3に
誘起する電圧は等しいので、スイツチング素子の
制御端子への電圧すなわち巻線W2のＣ点と巻線
W3のＥ点の間の電圧は駆動回路３の出力すなわ
ち巻線W2のＤ点と巻線W3のＦ点の間の電圧であ
り、巻線W2または巻線W3の誘起電圧には影響さ
れないことは周知である。
いるために、巻線W2に誘起する電圧と巻線W3に
誘起する電圧は等しいので、スイツチング素子の
制御端子への電圧すなわち巻線W2のＣ点と巻線
W3のＥ点の間の電圧は駆動回路３の出力すなわ
ち巻線W2のＤ点と巻線W3のＦ点の間の電圧であ
り、巻線W2または巻線W3の誘起電圧には影響さ
れないことは周知である。
次にコイルLBの巻線相互間のストレー容量あ
るいは巻線ストレーインダクタンス等によつて駆
動回路３の出力すなわち巻線W2のＤ点の電位と
コンデンサＣの電位が異電位となる場合を考え
る。この異電位になるのを防いで、同電位を保つ
ために巻線W1のＢ点と巻線W2のＤ点を接続する
と負荷電流が巻線W1と巻線W2に流れ、巻線抵抗
により電位差が生じ、これが電界効果トランジス
タＱのゲート・ソース間に負帰還として作用し
て、そのスイツチング特性に悪影響を与える欠点
が生じる。
るいは巻線ストレーインダクタンス等によつて駆
動回路３の出力すなわち巻線W2のＤ点の電位と
コンデンサＣの電位が異電位となる場合を考え
る。この異電位になるのを防いで、同電位を保つ
ために巻線W1のＢ点と巻線W2のＤ点を接続する
と負荷電流が巻線W1と巻線W2に流れ、巻線抵抗
により電位差が生じ、これが電界効果トランジス
タＱのゲート・ソース間に負帰還として作用し
て、そのスイツチング特性に悪影響を与える欠点
が生じる。
第２の発明の第１の実施例はこの欠点を除去す
るもので、第２図ｂに示すように巻線W1のＢ点
と巻線W2のＤ点を低抵抗Ｒを介して接続したも
のである。これにより巻線W2に流れる負荷電流
は無視でき、従つて前記負帰還は無視できること
になる。実際の回路においては、低抵抗Ｒとして
５Ω〜10Ω程度を接続すればＤ点の交流変動分は
Ｂ点と同一となり、前記５Ω〜10Ωの値は巻線抵
抗（通常は0.1Ω以下）に比較して十分大きいた
め、巻線W2に流れる負荷電流は無視できること
となる。
るもので、第２図ｂに示すように巻線W1のＢ点
と巻線W2のＤ点を低抵抗Ｒを介して接続したも
のである。これにより巻線W2に流れる負荷電流
は無視でき、従つて前記負帰還は無視できること
になる。実際の回路においては、低抵抗Ｒとして
５Ω〜10Ω程度を接続すればＤ点の交流変動分は
Ｂ点と同一となり、前記５Ω〜10Ωの値は巻線抵
抗（通常は0.1Ω以下）に比較して十分大きいた
め、巻線W2に流れる負荷電流は無視できること
となる。
次に、以上述べたコンデンサＣの電位について
みると、このコンデンサＣの電位は、スイツチン
グレギユレータとしての応用においては、ほぼ変
動のない直流であり、振幅変調器としての応用に
おいても音声周波数以下の変動程度ですみ、した
がつて、駆動回路３の入出力間に要求される絶縁
特性は主に直流的なものだけとなる。
みると、このコンデンサＣの電位は、スイツチン
グレギユレータとしての応用においては、ほぼ変
動のない直流であり、振幅変調器としての応用に
おいても音声周波数以下の変動程度ですみ、した
がつて、駆動回路３の入出力間に要求される絶縁
特性は主に直流的なものだけとなる。
以上説明したように、第１および第２の発明の
第１の実施例ではローパスフイルタの巻線に新た
に付加した２個の巻線W2，W3によりスイツチン
グ周波数における絶縁特性が得られるので駆動回
路３の出力電位の大振幅変動を防止したスイツチ
ング回路、換言すると、負端子側がスイツチ制御
端子と共通の電界効果トランジスタＱを正電源で
スイツチング動作させるスイツチング回路を容易
に構成できるのである。
第１の実施例ではローパスフイルタの巻線に新た
に付加した２個の巻線W2，W3によりスイツチン
グ周波数における絶縁特性が得られるので駆動回
路３の出力電位の大振幅変動を防止したスイツチ
ング回路、換言すると、負端子側がスイツチ制御
端子と共通の電界効果トランジスタＱを正電源で
スイツチング動作させるスイツチング回路を容易
に構成できるのである。
したがつて、上記スイツチ回路をスイツチング
レギユレータとして用いる場合は負端子を共通に
接地し、振幅変調器として用いる場合は負荷とな
るべき被変調電力増幅回路の負側を接地すること
が可能となり、更に、駆動回路３の出力段には、
従来のそれと較べて大振幅のスイツチング電圧が
現われない為に該駆動回路３の入出力間に要求さ
れる絶縁特性は直流的なものとなつてその回路は
従来と較べて簡単になり、また駆動回路の出力段
よりの不要輻射やスイツチングノイズの発生が軽
減される等の利点がある。
レギユレータとして用いる場合は負端子を共通に
接地し、振幅変調器として用いる場合は負荷とな
るべき被変調電力増幅回路の負側を接地すること
が可能となり、更に、駆動回路３の出力段には、
従来のそれと較べて大振幅のスイツチング電圧が
現われない為に該駆動回路３の入出力間に要求さ
れる絶縁特性は直流的なものとなつてその回路は
従来と較べて簡単になり、また駆動回路の出力段
よりの不要輻射やスイツチングノイズの発生が軽
減される等の利点がある。
なお、以上述べた第１および第２の発明の第１
の実施例ではローパスフイルタとして、コイルＬ
とコンデンサＣの１段の場合について説明した
が、複数段でもあるいはローパスフイルタの構成
に係らず、例えば他の実施例として第３図ａおよ
び第３図ｂに示すように、ローパスフイルタが
L1，C1，L2，C2，C3，L3，C4，C5で構成されて
いてもL1，C1より負荷側の回路網RL′を負荷の一
部とみなせば、第１および第２の発明の第１の実
施例と同様の動作・作用および効果が生じること
は明らかである。第３図ａおよび第３図ｂにおい
ては、本発明の主要部分であるローパスフイルタ
のコイルL1が主巻線としての第１巻線W1と駆動
用巻線である第２巻線W2、第３巻線W3により構
成されるのであるが、第２巻線と第３巻線とし
て、同軸線の外部導体と心線を用いた例で示して
いる。
の実施例ではローパスフイルタとして、コイルＬ
とコンデンサＣの１段の場合について説明した
が、複数段でもあるいはローパスフイルタの構成
に係らず、例えば他の実施例として第３図ａおよ
び第３図ｂに示すように、ローパスフイルタが
L1，C1，L2，C2，C3，L3，C4，C5で構成されて
いてもL1，C1より負荷側の回路網RL′を負荷の一
部とみなせば、第１および第２の発明の第１の実
施例と同様の動作・作用および効果が生じること
は明らかである。第３図ａおよび第３図ｂにおい
ては、本発明の主要部分であるローパスフイルタ
のコイルL1が主巻線としての第１巻線W1と駆動
用巻線である第２巻線W2、第３巻線W3により構
成されるのであるが、第２巻線と第３巻線とし
て、同軸線の外部導体と心線を用いた例で示して
いる。
第３ａ図は第１の発明の第２の実施例を示すも
ので、スイツチング素子としては電子管を用いた
例を示しており、簡単に説明する。Ｖは３極管
で、そのプレートは電源端子１に、カソードがア
ノードを接地したダイオードＤに接続され、更
に、カソードはコイルL1，L2，L3、コンデンサ
C1，C2，C3，C4，C5より成るローパスフイルタ
の入力側に夫々接地されている。又この３極管Ｖ
のグリツド・カソード間には第１の実施例と同様
にローパスフイルタの１段目のコイルL1に巻か
れた同軸線により駆動回路３からの制御電圧が与
えられ、スイツチング動作を行うのである。すな
わち、信号入力端子２からPWM信号にしたがつ
た制御電圧により３極管ＶはON／OFFのスイツ
チング動作を行い、３段構成のローパスフイルタ
L1，L2，L3に接続された負荷RLにはスイツチン
グのON状態の持続時間に比例した電圧が出力さ
れるのである。
ので、スイツチング素子としては電子管を用いた
例を示しており、簡単に説明する。Ｖは３極管
で、そのプレートは電源端子１に、カソードがア
ノードを接地したダイオードＤに接続され、更
に、カソードはコイルL1，L2，L3、コンデンサ
C1，C2，C3，C4，C5より成るローパスフイルタ
の入力側に夫々接地されている。又この３極管Ｖ
のグリツド・カソード間には第１の実施例と同様
にローパスフイルタの１段目のコイルL1に巻か
れた同軸線により駆動回路３からの制御電圧が与
えられ、スイツチング動作を行うのである。すな
わち、信号入力端子２からPWM信号にしたがつ
た制御電圧により３極管ＶはON／OFFのスイツ
チング動作を行い、３段構成のローパスフイルタ
L1，L2，L3に接続された負荷RLにはスイツチン
グのON状態の持続時間に比例した電圧が出力さ
れるのである。
以上の実施例では、スイツチング素子として電
界効果トランジスタ、電子管を用いた場合を説明
したが、その他、SIT、NPN形バイポーラトラ
ンジスタ等、スイツチング素子としての制御端子
の一方がスイツチング素子の負極性側（カソード
側）と共通の素子により負側共通のスイツチング
回路を構成する場合には同様の効果が得られるこ
とは明らかである。
界効果トランジスタ、電子管を用いた場合を説明
したが、その他、SIT、NPN形バイポーラトラ
ンジスタ等、スイツチング素子としての制御端子
の一方がスイツチング素子の負極性側（カソード
側）と共通の素子により負側共通のスイツチング
回路を構成する場合には同様の効果が得られるこ
とは明らかである。
本実施例においても、第１の実施例同様L1の
構造によつては、第１巻線W1と同軸線W2，W3
間のストレー容量やストレーインダクタンスの影
響で駆動回路３の出力段Ｄの電位がC1の電位と
等しくならないでスイツチング波形が生じること
があるが、第２の発明の第２の実施例として第３
図ｂに示すように低抵抗Ｒを接続することにより
解決することができることは第２の発明の第１の
実施例の場合と同様である。
構造によつては、第１巻線W1と同軸線W2，W3
間のストレー容量やストレーインダクタンスの影
響で駆動回路３の出力段Ｄの電位がC1の電位と
等しくならないでスイツチング波形が生じること
があるが、第２の発明の第２の実施例として第３
図ｂに示すように低抵抗Ｒを接続することにより
解決することができることは第２の発明の第１の
実施例の場合と同様である。
以上述べたように本発明によれば、電界効果ト
ランジスタあるいは電子管、その他を用いて負側
共通のスイツチングレギユレータやスイツチング
増幅器を構成でき、そのスイツチング素子の駆動
回路に要求される絶縁特性が軽減され、更には不
要輻射やスイツチングノイズの発生が少ない等の
優れた効果が期待できるので、スイツチング周波
数の高いレギユレータや振幅変調器に利用するこ
とができるのである。
ランジスタあるいは電子管、その他を用いて負側
共通のスイツチングレギユレータやスイツチング
増幅器を構成でき、そのスイツチング素子の駆動
回路に要求される絶縁特性が軽減され、更には不
要輻射やスイツチングノイズの発生が少ない等の
優れた効果が期待できるので、スイツチング周波
数の高いレギユレータや振幅変調器に利用するこ
とができるのである。
第１図は従来のスイツチング電力増幅回路の一
例を示す回路図、第２図と第３図は本発明に係る
回路図で、第２図ａは第１の発明の第１の実施例
を示す回路図、第２図ｂは第２の発明の第１の実
施例を示す回路図、第３図ａは第１の発明の第２
の実施例を示す回路図、第３図ｂは第２の発明の
第２の実施例を示す回路図である。 １，４は電源端子、２は信号入力端子、３は駆
動回路、Ｑは電界効果トランジスタ、Ｄはフライ
ホイールダイオード、LA，LBはコイル、RLは負
荷である。
例を示す回路図、第２図と第３図は本発明に係る
回路図で、第２図ａは第１の発明の第１の実施例
を示す回路図、第２図ｂは第２の発明の第１の実
施例を示す回路図、第３図ａは第１の発明の第２
の実施例を示す回路図、第３図ｂは第２の発明の
第２の実施例を示す回路図である。 １，４は電源端子、２は信号入力端子、３は駆
動回路、Ｑは電界効果トランジスタ、Ｄはフライ
ホイールダイオード、LA，LBはコイル、RLは負
荷である。
Claims (1)
- 【特許請求の範囲】 １ パルス幅変調（PWM）信号にしたがつて
ON、OFFするスイツチング素子の一方が電源に
接続され、他方がローパスフイルタの入力側およ
び一方を接地したダイオードに接続され、前記ロ
ーパスフイルタの出力側より負荷に電力を供給す
るスイツチング回路において、 前記ローパスフイルタのコイルは磁気的に結合
した同一巻数の第１、第２および第３の巻線から
なる変成器の該第１の巻線で構成し、前記第１の
巻線から前記第２および第３の巻線に誘起される
電圧が前記スイツチング素子側を基準として該第
１の巻線の交流電圧と同一方向となるように該第
２および第３の巻線の一端を該スイツチング素子
の制御端子間に接続し、他端より前記パルス幅変
調信号を与えることを特徴とするスイツチング回
路。 ２ 前記第２および第３の巻線として、ペア線ま
たは同軸線を用いたことを特徴とする特許請求の
範囲第１項記載のスイツチング回路。 ３ パルス幅変調（PWM）信号にしたがつて
ON、OFFするスイツチング素子の一方が電源に
接続され、他方がローパスフイルタの入力側およ
び一方を接地したダイオードに接続され、前記ロ
ーパスフイルタの出力側より負荷に電力を供給す
るスイツチング回路において、 前記ローパスフイルタのコイルは磁気的に結合
した同一巻数の第１、第２および第３の巻線から
なる変成器の該第１の巻線で構成し、前記第１の
巻線から前記第２および第３の巻線に誘起される
電圧が前記スイツチング素子側を基準として該第
１の巻線の誘起電圧と同一方向となるように該第
２および第３の巻線の一端を該スイツチング素子
の制御端子間に接続するとともに、前記第２また
は第３の巻線の他端と前記第１の巻線の負荷側の
端との間を低抵抗により接続し、前記第２および
第３の巻線の他端より前記パルス幅変調信号を与
えることを特徴とするスイツチング回路。 ４ 前記第２および第３の巻線として、ペア線ま
たは同軸線を用いたことを特徴とする特許請求の
範囲第３項記載のスイツチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202543A JPS58107071A (ja) | 1981-12-17 | 1981-12-17 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202543A JPS58107071A (ja) | 1981-12-17 | 1981-12-17 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107071A JPS58107071A (ja) | 1983-06-25 |
| JPS6321424B2 true JPS6321424B2 (ja) | 1988-05-06 |
Family
ID=16459241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202543A Granted JPS58107071A (ja) | 1981-12-17 | 1981-12-17 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0576121A (ja) * | 1991-06-06 | 1993-03-26 | Nippon Plast Co Ltd | 導電ケーブルを内蔵する樹脂成形品及びその内部配線保持方法 |
-
1981
- 1981-12-17 JP JP56202543A patent/JPS58107071A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0576121A (ja) * | 1991-06-06 | 1993-03-26 | Nippon Plast Co Ltd | 導電ケーブルを内蔵する樹脂成形品及びその内部配線保持方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58107071A (ja) | 1983-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6640177B2 (ja) | 絶縁型ｄｃ／ｄｃコンバータ | |
| US6587358B1 (en) | Switching power supply circuit | |
| US7142440B2 (en) | Ripple-current reduction for transformers | |
| TW201535946A (zh) | 雜訊濾波器 | |
| US3573605A (en) | Closed loop ferroresonant regulator | |
| US20020089863A1 (en) | Switching power supply circuit | |
| US5166541A (en) | Switching apparatus with transient voltage cancellation | |
| US5686854A (en) | Isolated driver circuit for high frequency solid-state switches | |
| JPH07336996A (ja) | 電圧駆動形電力用スイッチ素子のゲート駆動回路 | |
| JP2835340B2 (ja) | 電圧発生器 | |
| US20250132704A1 (en) | Drive circuit, chip and electronic device | |
| JP6165889B2 (ja) | スイッチ・モードドライブ回路 | |
| US4680687A (en) | Switch-mode power supply having a free-running forward converter | |
| JPS6321424B2 (ja) | ||
| US5598325A (en) | Series coupled non-isolated bipolar transformer within automotive power amplifier | |
| CN213717847U (zh) | 桥式开关网络的驱动电路及开关电源 | |
| JPS6174414A (ja) | 誘導性負荷駆動回路 | |
| US4721922A (en) | Electric signal amplifiers | |
| US5159540A (en) | High-efficiency saturable core voltage converter | |
| JPS59149421A (ja) | 絶縁スイツチ装置 | |
| CN115603586B (zh) | 双有源桥变换电路、电路工作方法及电子装置 | |
| JPH019271Y2 (ja) | ||
| JPH0697842B2 (ja) | スイッチングレギュレータ | |
| JP3569825B2 (ja) | スピーカの駆動装置 | |
| JPH06164352A (ja) | パルストランス駆動回路 |