JPS63214889A - 演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログ信号の演算回路に係り、特に高周波信
号に適した演算回路に関する。

〔従来の技術〕

カレントミラー回路で電流の演算回路を構成することが
可能である。！＆も簡単な演算として一定の係数回路を
考えると、それはエミツタ面積比を係数に合せたカレン
トミラー回路である。このようなカレントミラー回路に
ついては、グレーベン著、バイポーラ・アンド・モス・
アナログ・インテグレーテッド・サーキット・デザイン
、　１９８４゜ジョンウィリー社、第４章（Ａ、Ｂ、Ｇ
ｒａｂａｎ、Ｂｉｐｏｌａｒａｎｄ　Ｍｏｓ　Ａｎａｌ
ｏｇ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔｓ　Ｄｅ
ｓｉｇｎ。

１９８４　、　Ｊｏｈｏｎ　Ｖｉｌｅｙ＆５ｏｎｓ、　
Ｃｐｔ、　４　）において論じられている。

〔発明が解決しようとする問題点〕

カレントミラー回路の入力側は通常１個又は複数個の順
方向ダイオード回路で構成される０例えば第２図の回路
では入力端子１１１は基準電圧に対しトランジスタ１５
１，１５２のベース・エミッタ順電圧ＶＢＨの２ＶＢＥ
ｉ分高い点にある。したがって入力電圧Ｖｚより抵抗Ｒ
ｔを介してＩｔを流入させる場合出力Ｉｏは となって、Ｖａａの電圧に依存する。従ってＶＢＥが温
度などによって変化すると電流も変化し、低い信号源電
圧を利用することができなかった。

本発明の目的はカレントミラーのＶＢＨの変動分の影響
を除去し、カレントミラー回路による高周波、高精度の
演算回路を実現するにある。

〔問題点を解決するための手段〕

上記目的は、カレントミラーの入力端子の電位を一定に
維持するよう制御することにより達成される。

〔作用〕

上記の手段を具現化するには、カレントミラーの共通端
子（第２図における端子１０５）と接地間に可変インピ
ーダンス回路又は可変電圧回路の制御回路を挿入し、カ
レントミラーの入力点の電圧変化を検出して上記制御回
路の端電圧を調整するような負帰還ループを構成するこ
とにより達成できる。すなわち、入力端子電圧が所定値
より変化すると負帰還回路により制御回路端子電圧を調
整し、それにより入力端子電圧を二定に保つ、したがっ
て、入力端子に信号源電圧よりインピーダンスを介して
信号電流を供給する場合、入力端子変動による影響を受
けることが無く、高精度に信号電流を維持できる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図においては、カレントミラー演算回路１００の入力端
子１００〜１０４に抵抗を介し信号電圧ｖ１〜■６を印
加する。カレントミラー回路１００の共通端子と入力端
子１１０の間には負帰還制御回路２００が挿入されてい
る。負帰還制御回路２００は、可変インピーダンス素子
としてのトランジスタ２２０と差動増幅器２１０で構成
されている。

差動増幅器２１０の基準入力端子２１１には制御すべき
基準電圧（図示せず）が与えられる。この電圧は、カレ
ントミラー演算回路１００の入力端子１００〜１１４の
順方向ダイオードの電圧よりも僅かに高い電圧、具体的
にはＶＢＥ分程高い基準電圧が与えられる。

以上のように構成された第１図の回路は、負帰還回路２
００によりカレントミラー演算回路入力端子１１０の電
圧を増幅器２１０の基準入力２１１の電圧と等しくする
ようトランジスタ２２０を調整して制御するので、順方
向電圧がほぼ等しい構成の各入力端子電圧１１１〜１１
４も一定に制御されることになる。したがって、演算回
路１００の出力電流Ｉｏは Ｉｏ　＝ｆ　（Ｉｔ　ｅ　Ｉｓ　ｖ　Ｉｓ　ｗ　Ｉａ　
）＝ｆ’　　　（Ｖｌ　　、　　Ｖｚ　　、　　Ｖａ　
　、　　Ｖａ　　）となって電圧演算が可能になる。

端子１１０に流すバイアス電流としては各演算入力端子
の平均的な値に設定することにより、最も誤差を少なく
できる。

以上説明したように、第１図のカレントミラー演算回路
１００の各入力端子を一定に制御することができるので
、カレントミラー回路の高周波特性を生かした電圧入力
形の精度の良い演算動作が可能になる。具体的には数１
００ＭＨｚの動作と５ｖ以下の低電圧動作が可能になる
。

以下、他の実施例により更に詳細に説明する。

第３図は本発明の他の一実施例を示し、カレントミラー
演算回路として最も簡単な２倍の係数回路を示している
。各部の符号は第１図と同−物若しくは等動物は同一符
号で示している。第３図の回路においては、カレントミ
ラー演算回路として簡単な２倍係数回路を示している。

すなわち、入力段のトランジスタ１５１に対し出力段の
トランジスタは１５５，１５６と２倍になっている。ト
ランジスタ１５３，１５４と抵抗１７５の回路は入力段
の端子電圧とほとんど等しい端子電圧を得るための入力
端子電圧の検出回路であって、両者は同一種、同一寸法
のトランジスタで構成されている。したがって、端子１
１０の電圧は端子１１１の電圧と温度変化分も含めてほ
とんど等しい。

端子１１０の電圧は、差動増幅器２１０の、一方の入力
へ印加され、他方の入力は抵抗１７６゜１７７の分圧に
よりＶａなる基準電圧が与えられている。増幅器２１０
の出力は、演算回路の共通端子１０５と接地間に挿入さ
れた可変インピーダンス素子としてのトランジスタ２２
０のベース電極へ接続されている。したがって、上記の
負帰還制御ループにより端子１１０の電圧（二端子１１
１の電圧）はＶａに等しくなる。その場合の出力Ｉｏは Ｒ となる。Ｒ，Ｖａは一定であるから結局比カニ〇はｖ■
の２倍に比例した信号となる。

本発明においてはカレントミラーの演算回路は多様な回
路が考えられる。以下、それらについて順次説明する（
カレントミラーの基本形は同じもので説明）。

第４図は２つのカレントミラーを並列接続した加算回路
である。入力端子１１１からの電流エエと入力端子１１
２からの工２は出力端子１３０においては加算される。

Ｉｏ＝Ｉｔ＋Ｉｚ 第５図は同じく加算回路で入力端子１１１゜１１２は１
個のカレントミラー回路に並列に設けられている。演算
式は第４図のそれと同じである。

第６図は減算回路の例を示す、出カニ０はＩｏ＝Ｉｚ−
Ｉｓ となる。

第７図も同じく減算回路を示している。演算式は第６図
のそれと同一であるが、第７図の回路はＮＰＮトランジ
スタのみで構成するため第６図の回路に比較してより高
速動作が可能である。

第８図は乗、除算回路の一実施例を示す、この回路は、
入力段を構成する３個のカレントミラ一対と、ベース電
圧が固定された差動対のトランジスタ出力段から構成さ
れている。各入力端子１１１゜１１２．１１３へ流入す
る入力電流をＩｔ　、　Ｌｚ　。

工３とし、出力端子１３０ａ、１３０ｂの出力電流をＩ
ｏｚ、　Ｉｏｚとすると、各電流に次の関係が成り立つ
。

Ｉｏｌ　　Ｉｆ Ｉｏｚ　　Ｌｚ Ｉｏｘ＋Ｉｏｚ＝Ｉｔ したがって出力電流Ｉ　ａｔｅ　Ｉ　ｏｚはＩｘ＋ｌ５ Ｉ２＋Ｉ３ となる。

上記の演算式は限定された乗、除算を示しているが、こ
の形はＣＲＴディスプレイ−装置のブライトネス調整に
有効なことが分っている。

第９図は本発明の他の一実施例を示している。

第９図の回路は位相同期回路の主要部を示している。す
なわち１位相弁別回路３００とその出力スイッチ３２１
，３２２．フィルタ３５０，３５１、さらに電流制発振
器（エミッタ結合マルチバイブレータ）１６０とその定
電流制御回路トランジスタ１５１〜１５３．バイアス用
定電流源１６８゜電流加算点の制御回路２００などから
構成している。この回路における制御の一つの目的は、
電流注入点１１１の電圧を常にスイッチ３２１　、３２
２の分圧点に等しく制御して、発振器の制御安定度を向
上することである。そのため、加算点１１１　・の制御
すべき基準電圧は位相比較器３００の出力スイッチ３２
１，３２２と同様な構成の分圧回路トランジスタ２２１
，２２２で与えられる。そうすることにより１位相比較
器出力のオーバーラツプ分は発振器側のオフセットにな
らない。

加算点１１１の基準電圧としてはＶｃｃ／２か若しくは
それに近いＶｃｃの比率電圧である。したがって、その
場合、増幅器２１０とそのバイアス回路は相補ＭＯ８の
インバータアンプを用いることもできる。

以上、本発明を実施例により詳細に説明してきたが、本
発明は実施例にのみ限定されるものではなく、カレント
ミラーとしてＭＯ３回路、ＭＯＳバイポーラの複合回路
など１種々の変形が可能である。

〔発明の効果〕

本発明によれば、カレントミラー回路を低い電圧信号源
で精度よく動作させることができるので高周波の演算回
路が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路ブロック図、第２図は
従来の回路図、第３図は本発明の一実施例の詳細回路図
、第４図〜第８図は本発明の適用を示す部分回路図、第
９図は本発明の他の実施例を示す回路図である。 １００・・・演算回路、１１０・・・入力端子、２２０
・・・トランジスタ、３００・・・位相弁別回路、３５
０゜＄１図 第２図 第３８ ＄≠図 第ｓＩ！ｌ ｖ×ｒ 第６ｆｆｉ ■Ｐ７ 宴７目 第３ｇＪ 第２図

Claims (1)

【特許請求の範囲】
1. １、複数のカレントミラー回路で構成した演算回路、該
   演算回路の共通端子に接続された端子電圧制御手段、前
   記演算回路の一つの入力端子と端子制御手段との間に負
   帰還的に接続された増幅器を備え、前記端子電圧を一定
   値に制御することを特徴とする演算回路。