JPH01807A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPH01807A JPH01807A JP62-154488A JP15448887A JPH01807A JP H01807 A JPH01807 A JP H01807A JP 15448887 A JP15448887 A JP 15448887A JP H01807 A JPH01807 A JP H01807A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current mirror
- current
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカレントミラー回路に係り、特に高周波信号の
演算に適したカレントミラー回路に関する。
演算に適したカレントミラー回路に関する。
カレントミラー回路は、電流の演算回路を構成するのに
利用される。例えば、最も簡単な演算として、一定の係
数回路が、エミツタ面積比を所望の係数に合わせたカレ
ントミラー回路により構成される。このようなカレント
ミラー回路については、グレーベン著、バイポーラ・ア
ンド・モス・アナログ・インチグレート・サーキット・
デザイン、1984.ジョンウィリー社、第4章(グラ
−ペン著、「バイポーラとモスアナログ集積回路」)(
A 、 B 、 Graben、Bipolar an
d MOS AnalogIntegrated C1
rcuits Design、 1984、Johon
Wiley& 5ons、Cpt、4)において論じ
られている。
利用される。例えば、最も簡単な演算として、一定の係
数回路が、エミツタ面積比を所望の係数に合わせたカレ
ントミラー回路により構成される。このようなカレント
ミラー回路については、グレーベン著、バイポーラ・ア
ンド・モス・アナログ・インチグレート・サーキット・
デザイン、1984.ジョンウィリー社、第4章(グラ
−ペン著、「バイポーラとモスアナログ集積回路」)(
A 、 B 、 Graben、Bipolar an
d MOS AnalogIntegrated C1
rcuits Design、 1984、Johon
Wiley& 5ons、Cpt、4)において論じ
られている。
カレントミラー回路の入力側は、通常1個又は複数個の
順方向ダイオード回路で構成される。第2図は、カレン
トミラー回路を用いた2倍回蕗の例を示す。この回路の
入力端子111は、トランジスタ151,152のベー
ス・エミッタ間電圧をともにVBEとすると、基準(接
地)電圧より2VBBだけ高い電圧にある。従って、入
力電圧をVzとしたとき、各トランジスタは同じものと
すればトランジスタ153,154合計のエミッタ面積
はトランジスタ151のそれの2倍になるから出力電流
Ioは IO:211:2 (Vz 2VBE)/Rtとな
って、電圧vB已に依存する。このため、電圧VIIE
が温度などによって変化すると出力電流I。
順方向ダイオード回路で構成される。第2図は、カレン
トミラー回路を用いた2倍回蕗の例を示す。この回路の
入力端子111は、トランジスタ151,152のベー
ス・エミッタ間電圧をともにVBEとすると、基準(接
地)電圧より2VBBだけ高い電圧にある。従って、入
力電圧をVzとしたとき、各トランジスタは同じものと
すればトランジスタ153,154合計のエミッタ面積
はトランジスタ151のそれの2倍になるから出力電流
Ioは IO:211:2 (Vz 2VBE)/Rtとな
って、電圧vB已に依存する。このため、電圧VIIE
が温度などによって変化すると出力電流I。
も変化し、低い信号源電圧Vl(特に高周波域では扱う
電圧が低い)で使用すると、出力電流I。
電圧が低い)で使用すると、出力電流I。
の変化も大きくなるという問題があった。
本発明の目的は、トランジスタ特性の変動があっても、
低電圧、とくに高周波も入力信号に対して精度よく演算
を行えるカレントミラー回路を提供するにある。
低電圧、とくに高周波も入力信号に対して精度よく演算
を行えるカレントミラー回路を提供するにある。
上記の目的は、入力側と出力側トランジスタの各エミッ
タを接続した共通端子と接地間に、可変インピーダンス
回路又は可変電圧回路により構成された制御回路を挿入
し、入力点の電圧変化が生じると上記制御回路によって
入力端子電圧の変化を打ち消すような負帰還ループを設
けることにより達成される。
タを接続した共通端子と接地間に、可変インピーダンス
回路又は可変電圧回路により構成された制御回路を挿入
し、入力点の電圧変化が生じると上記制御回路によって
入力端子電圧の変化を打ち消すような負帰還ループを設
けることにより達成される。
入力端子電圧が温度変動等により変化すると、負帰還回
路により制御回路の入力端子電圧が変化し、それにより
カレントミラー回路の入力端子電圧が一定に保たれる。
路により制御回路の入力端子電圧が変化し、それにより
カレントミラー回路の入力端子電圧が一定に保たれる。
この結果、低入力電圧のときでも出力電流の変動がなく
、高精度な演算が可能となる。
、高精度な演算が可能となる。
以下、本発明の一実施例を第1図により説明する。同図
において、カレントミラー演算回路100の入力端11
1〜115には抵抗R1〜R+sを介して信号電圧V
l ” V sが印加される。カレントミラー回路10
0の共通端子105と入力端子115との間には負帰還
制御回路200が挿入されている。負帰還制御回路20
0は、可変インピーダンス素子としてのトランジスタ2
20と差動増幅器210で構成されている。差動増幅器
210の基準入力端子211には、入力端子115の目
標とする電圧としての基準電圧(図示せず)が与えられ
る。そしてこの電圧の大きさは、カレントミラー演算回
路100の入力端子115の順方向ダイオードの電圧よ
りも僅かに高い電圧であり、従来の第2図の場合のVI
E程度の値である。
において、カレントミラー演算回路100の入力端11
1〜115には抵抗R1〜R+sを介して信号電圧V
l ” V sが印加される。カレントミラー回路10
0の共通端子105と入力端子115との間には負帰還
制御回路200が挿入されている。負帰還制御回路20
0は、可変インピーダンス素子としてのトランジスタ2
20と差動増幅器210で構成されている。差動増幅器
210の基準入力端子211には、入力端子115の目
標とする電圧としての基準電圧(図示せず)が与えられ
る。そしてこの電圧の大きさは、カレントミラー演算回
路100の入力端子115の順方向ダイオードの電圧よ
りも僅かに高い電圧であり、従来の第2図の場合のVI
E程度の値である。
以上のような構成において、負帰還回路200は、カレ
ントミラー演算回路入力端子145の電圧を、増幅器2
10の基準入力211の電圧と等いくするようにトラン
ジスタ220の電流を調整する。この結果、入力端子1
15のみでなく、順方向電圧がほぼ等いし構成の各入力
端子電圧111〜114も同じ基準値になるよう制御さ
れることになる。したがって、入力端子115には、他
の演算入力111〜114の演算入力電圧■1〜V4の
平均値程度の電圧v6を印加しておけば、演算回路10
0や出力電流Ioは温度変動等に依存せずに、入力V
1 = V 4で決まるIo= f (Vz、 Vll
、 Va、 Va)で与えられる出力となる。
ントミラー演算回路入力端子145の電圧を、増幅器2
10の基準入力211の電圧と等いくするようにトラン
ジスタ220の電流を調整する。この結果、入力端子1
15のみでなく、順方向電圧がほぼ等いし構成の各入力
端子電圧111〜114も同じ基準値になるよう制御さ
れることになる。したがって、入力端子115には、他
の演算入力111〜114の演算入力電圧■1〜V4の
平均値程度の電圧v6を印加しておけば、演算回路10
0や出力電流Ioは温度変動等に依存せずに、入力V
1 = V 4で決まるIo= f (Vz、 Vll
、 Va、 Va)で与えられる出力となる。
ここで、カレントミラーの演算回路100としては多様
な回路が考えられ、それは第2図で説明した2倍回路で
もよい。また他の例として加算。
な回路が考えられ、それは第2図で説明した2倍回路で
もよい。また他の例として加算。
減算等もあり、それらをここで列挙しておく。
第3図は2つのカレントミラーを並列接続した加算回路
である。入力端子111からの電流工1と入力端子11
2からの電流工2は出力端子130においては次のよう
に加算される。
である。入力端子111からの電流工1と入力端子11
2からの電流工2は出力端子130においては次のよう
に加算される。
Io:Iz+Iz
第4図は同じく加算回路で入力端子111゜112は1
個のカレントミラー回路に並列に設けられている。演算
式は第3図のそれと同じである。
個のカレントミラー回路に並列に設けられている。演算
式は第3図のそれと同じである。
第5図は減算回路の例を示す。出カニ0はIo:Ix
I2 となる。
I2 となる。
第6図も同じく減算回路を示している。演算式は第5図
のそれと同一であるが、第6図の回路はNPNトランジ
スタのみで構成されているため、第5図の回路に比較し
てより高速動作が可能である。
のそれと同一であるが、第6図の回路はNPNトランジ
スタのみで構成されているため、第5図の回路に比較し
てより高速動作が可能である。
第7図は乗、除算回路の一実施例を示す。この回路は、
入力段を構成する3個のカレントミラー対と、ベース電
圧が固定された差動対のトランジスタ出力段から構成さ
れている。各入力端子111゜112.113へ流入す
る入力電流をIt、Iz。
入力段を構成する3個のカレントミラー対と、ベース電
圧が固定された差動対のトランジスタ出力段から構成さ
れている。各入力端子111゜112.113へ流入す
る入力電流をIt、Iz。
■3とし、出力端子130a、130bの出力電流をI
or、 IO2とすると、各電流に次の関数が成り立つ I o工/ I 02: I 1/ I 2I ot+
I 02= I 1 したがって出力電流Ioz、 Io2はIox=Iz/
(Lz+I3) ・IfI02=I3/ (I2+
I3) ・11となる。この演算式は限定された乗、
除算を示しているが、この形はCRTデイスプレー装置
のブライトネス信号調整回路に適用して有効なものであ
る。
or、 IO2とすると、各電流に次の関数が成り立つ I o工/ I 02: I 1/ I 2I ot+
I 02= I 1 したがって出力電流Ioz、 Io2はIox=Iz/
(Lz+I3) ・IfI02=I3/ (I2+
I3) ・11となる。この演算式は限定された乗、
除算を示しているが、この形はCRTデイスプレー装置
のブライトネス信号調整回路に適用して有効なものであ
る。
以上のような演算回路を第1図のカレン1−ミラー演算
回路100として用いれば、各入力端子の電圧が一定に
制御されるから精度のよい演算が可能となり、カレント
ミラー回路の高周波での良好な特性を生かして、例えば
100MHzで5v以下の低電圧動作が可能になる。
回路100として用いれば、各入力端子の電圧が一定に
制御されるから精度のよい演算が可能となり、カレント
ミラー回路の高周波での良好な特性を生かして、例えば
100MHzで5v以下の低電圧動作が可能になる。
次に本発明の他の実施例を説明する。第8図はその一実
施例であり、第1図と同−物若しくは等個物は同一符号
で示している。第8図の回路は、カレントミラー演算回
路として簡単な2倍係数であり、入力段のトランジスタ
151に対し出力段のトランジスタ155,156は2
倍のエミッタ面積を有している。トランジスタ153,
154と抵抗175の回路は、温度変動等に対して入力
段の端子゛に圧とほとんど等しい端子電圧を得るための
入力端子電圧検出回路を構成しており、入力側のトラン
ジスタ151,155等と同一種、同一寸法のトランジ
スタで構成されている。したがって、端子115の電圧
は端子111の電圧と温度変化も含めてほとんど等しく
なる。
施例であり、第1図と同−物若しくは等個物は同一符号
で示している。第8図の回路は、カレントミラー演算回
路として簡単な2倍係数であり、入力段のトランジスタ
151に対し出力段のトランジスタ155,156は2
倍のエミッタ面積を有している。トランジスタ153,
154と抵抗175の回路は、温度変動等に対して入力
段の端子゛に圧とほとんど等しい端子電圧を得るための
入力端子電圧検出回路を構成しており、入力側のトラン
ジスタ151,155等と同一種、同一寸法のトランジ
スタで構成されている。したがって、端子115の電圧
は端子111の電圧と温度変化も含めてほとんど等しく
なる。
端子115の電圧は、差動増幅器210の一方の入力へ
印加され、他方の入力には抵抗176゜177の分圧に
よりVBなる基準電圧が与えられている。増幅器210
の出力は、演算回路の共通端子105と接地間に挿入さ
れた可変インピーダンス素子としてのトランジスタ22
0のベース電極へ接続されている。したがって、上記の
負帰還制御レープにより端子115の電圧(″:端子1
11の電圧)はVaに等しくなる。その場合の出力丁0
は Io:2 (VI Va)/R となり、Vaが変動しないから安定な2倍係数回路とな
る。
印加され、他方の入力には抵抗176゜177の分圧に
よりVBなる基準電圧が与えられている。増幅器210
の出力は、演算回路の共通端子105と接地間に挿入さ
れた可変インピーダンス素子としてのトランジスタ22
0のベース電極へ接続されている。したがって、上記の
負帰還制御レープにより端子115の電圧(″:端子1
11の電圧)はVaに等しくなる。その場合の出力丁0
は Io:2 (VI Va)/R となり、Vaが変動しないから安定な2倍係数回路とな
る。
第9図は本発明の他の一実施例を示すもので、位相同期
回路の主要部を示している。すなわち、位相弁別回路3
00とその出力スイッチ321゜322、抵抗351と
コンデンサ350から成るフィルタ、電流制御発振器(
エミッタ結合マルチバイブレータ)160とその定電流
制御回路トランジスタ151〜153.バイアス用定電
流源168、電流加算点の制御回路200などから構成
されている。この回路における制御の一つの目的は、電
流流入点111の電圧を常にスイッチ321.322の
分圧点の電圧に等しくなるように制御して1発振器の制
御安定度を向上することである。そのため、加算点11
1の制御すべき基準電圧は位相弁別回路300の出力ス
イッチ321゜322と同様な構成の分圧回路トランジ
スタ221゜222で与えられる。そうすることにより
、位相弁別回路300の出力パルスのオーバラップ時の
電圧は基準電圧と等しくできるので、オーバラップ分は
発振器側のオフセットにならない。
回路の主要部を示している。すなわち、位相弁別回路3
00とその出力スイッチ321゜322、抵抗351と
コンデンサ350から成るフィルタ、電流制御発振器(
エミッタ結合マルチバイブレータ)160とその定電流
制御回路トランジスタ151〜153.バイアス用定電
流源168、電流加算点の制御回路200などから構成
されている。この回路における制御の一つの目的は、電
流流入点111の電圧を常にスイッチ321.322の
分圧点の電圧に等しくなるように制御して1発振器の制
御安定度を向上することである。そのため、加算点11
1の制御すべき基準電圧は位相弁別回路300の出力ス
イッチ321゜322と同様な構成の分圧回路トランジ
スタ221゜222で与えられる。そうすることにより
、位相弁別回路300の出力パルスのオーバラップ時の
電圧は基準電圧と等しくできるので、オーバラップ分は
発振器側のオフセットにならない。
加算点111の基準電圧としては、Vcc/2か、若し
くはそれに近いVccの比率電圧である。したがって、
その場合、増幅器210とそのバイアス回路にはCMO
8のインバータアンプを用いることもできる。
くはそれに近いVccの比率電圧である。したがって、
その場合、増幅器210とそのバイアス回路にはCMO
8のインバータアンプを用いることもできる。
以上、本発明を実施例により詳細に説明してきたが、本
発明は実施例にのみ限定されるものではなく、カレント
ミラー回路にMO3回路、MOSとバイポーラの複合回
路などを用いた、種々の回路形式に対し適用できること
は明らかである。
発明は実施例にのみ限定されるものではなく、カレント
ミラー回路にMO3回路、MOSとバイポーラの複合回
路などを用いた、種々の回路形式に対し適用できること
は明らかである。
[発明の効果〕
本発明によれば、カレントミラー回路を低い電圧信号源
で精度よく動作させることができるので。
で精度よく動作させることができるので。
高周波で動作する精度のよい演算回路を実現できるとい
う効果がある。
う効果がある。
第1図は本発明の一実施例を示す回路のブロック図、第
2図は従来回路例を示す図、第3図〜第7図は本発明の
適用を示す部分回路図、第8図及び第9図はそれぞれ本
発明の他の実施例を示す回路図である6 100・・・演算回路、105・・・共通端子、111
〜115・・・入力端子、210・・・差動増幅器、2
20・・・トランジスタ。
2図は従来回路例を示す図、第3図〜第7図は本発明の
適用を示す部分回路図、第8図及び第9図はそれぞれ本
発明の他の実施例を示す回路図である6 100・・・演算回路、105・・・共通端子、111
〜115・・・入力端子、210・・・差動増幅器、2
20・・・トランジスタ。
Claims (1)
- 1、その入力端子のうちの1つの電圧と予め設定された
基準電圧との差を検出する比較手段と、その共通端子と
接地間に接続され上記比較手段の出力に応じて上記1つ
の入力端子の電圧を一定となるように制御する電圧制御
手段とを設けたことを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-154488A JPH01807A (ja) | 1987-06-23 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-154488A JPH01807A (ja) | 1987-06-23 | カレントミラ−回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPS64807A JPS64807A (en) | 1989-01-05 |
| JPH01807A true JPH01807A (ja) | 1989-01-05 |
| JPH0547124B2 JPH0547124B2 (ja) | 1993-07-15 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4516081A (en) | Voltage controlled variable gain circuit | |
| JPS6155288B2 (ja) | ||
| JPH0247883B2 (ja) | ||
| JPH01807A (ja) | カレントミラ−回路 | |
| JP2694767B2 (ja) | 積分器 | |
| JPS60113507A (ja) | トランジスタ回路 | |
| US4451798A (en) | Gain-controlled amplifier | |
| JPH0547124B2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPS6213844B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS63214889A (ja) | 演算回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JP2703951B2 (ja) | 微分演算回路 | |
| JPS6256685B2 (ja) | ||
| JPS631455Y2 (ja) | ||
| JPS5914813Y2 (ja) | 定電流回路 | |
| JPH0666649B2 (ja) | ヒステリシスコンパレ−タ | |
| JPS604613B2 (ja) | 差動増幅器 | |
| JPS60261209A (ja) | Ic化安定抵抗回路 | |
| JPH0358603A (ja) | 利得制御回路 | |
| JPS61210714A (ja) | ゲインコントロ−ルアンプ | |
| JPH0680997B2 (ja) | 掛算回路 |