JPS63215040A - レジストのハ−ドニング方法 - Google Patents
レジストのハ−ドニング方法Info
- Publication number
- JPS63215040A JPS63215040A JP62049302A JP4930287A JPS63215040A JP S63215040 A JPS63215040 A JP S63215040A JP 62049302 A JP62049302 A JP 62049302A JP 4930287 A JP4930287 A JP 4930287A JP S63215040 A JPS63215040 A JP S63215040A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- hardening
- resist pattern
- pattern
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造工程で使用されるレジスト
のハードニング方法に関するものである。
のハードニング方法に関するものである。
従来の技術
半導体装置は、回路の高集積化、微細化の方向へ進展し
ている。それに併って半導体装置の微細構造を形成する
際のリソグラフィ一工程では、レジストパターンの高精
度化が要求され、高解像度の露光技術とともに、耐ドラ
イエツチ性等を考慮したベーキング処理が重要となる。
ている。それに併って半導体装置の微細構造を形成する
際のリソグラフィ一工程では、レジストパターンの高精
度化が要求され、高解像度の露光技術とともに、耐ドラ
イエツチ性等を考慮したベーキング処理が重要となる。
そのためにレジストのハードニング技術としてＵＶハー
ドニングの手法が、近年注目を集めている。
ドニングの手法が、近年注目を集めている。
ｆ？“ −；り１し しイｅ−？）ト”
／２＋Ｌ今レイψ−し五“λセ ハ１２−；ス
°。
／２＋Ｌ今レイψ−し五“λセ ハ１２−；ス
°。
ｏｆ Ｓｉｎｇｌｅ １ａｙｅｒ ａｎｄ ｍｕｌｔｉ
ｌａｙｅｒ ｒｅｓｉｓｔ ｐａｔｔｅｒｎｓＭａｔｔ
ｈｅｗｓ、 Ｊｏｈｎ １．Ｗｉｌｌｉｏｔｔ、Ｊｒ、
１９８４年５ＰＩＥ）や（ＵＶハードニング装装置９
問 ７月 ＵＬＳＩ）等にも記載されている様に、レジスト
のハードニングに効果のあることが、知られている。標
準的なＵＶハードニングプロセスの例を第２図に従って
説明する。
ｌａｙｅｒ ｒｅｓｉｓｔ ｐａｔｔｅｒｎｓＭａｔｔ
ｈｅｗｓ、 Ｊｏｈｎ １．Ｗｉｌｌｉｏｔｔ、Ｊｒ、
１９８４年５ＰＩＥ）や（ＵＶハードニング装装置９
問 ７月 ＵＬＳＩ）等にも記載されている様に、レジスト
のハードニングに効果のあることが、知られている。標
準的なＵＶハードニングプロセスの例を第２図に従って
説明する。
先ず、第２図ａに示すように、周知のリソグラフィー技
術によって基板１の上に、レジストパターン２を形成し
たのち、第２図すに示すように、紫外光（ＵＶ光）６を
照射してＵＶ照射レジストパターン４を得る。次いで、
第２図Ｃに示すように、ＵＶ照射後に、レジストパター
ンの全体を加熱するベーキング処理を施すことで、ハー
ドニング処理が施されたレジストパターン５が得られる
。
術によって基板１の上に、レジストパターン２を形成し
たのち、第２図すに示すように、紫外光（ＵＶ光）６を
照射してＵＶ照射レジストパターン４を得る。次いで、
第２図Ｃに示すように、ＵＶ照射後に、レジストパター
ンの全体を加熱するベーキング処理を施すことで、ハー
ドニング処理が施されたレジストパターン５が得られる
。
発明が解決しようとする問題点
従来の方法によると、レジストのＵＶハードニングの際
に、レジストのハードニングの効果とともに、レジスト
表面への皺の発生、レジスト中への気泡の発生などレジ
ストにとって好ましくない異常現象の発生する場合があ
る。したがって、従来の方法をそのまま半導体装置の製
造工程に適用した場合、このＵＶハードニングが不良発
生の原因となる問題点があった。
に、レジストのハードニングの効果とともに、レジスト
表面への皺の発生、レジスト中への気泡の発生などレジ
ストにとって好ましくない異常現象の発生する場合があ
る。したがって、従来の方法をそのまま半導体装置の製
造工程に適用した場合、このＵＶハードニングが不良発
生の原因となる問題点があった。
ところで、皺の発生に関しては、前記の文献に記載され
ている装置の様に、ＵＶ照射をしながら基板ベークを行
なうことでこれを抑制することが可能であるが、レジス
トに発生する気泡までを抑えることはできなかった。特
に、レジスト膜厚が前記の問題点を排除する目的でなさ
れた本発明のハードニング方法は、レジストのハードニ
ングに用いる光照射の前に、レジストに対してレジスト
の有する耐熱温度よりも低い温度の加熱処理を加える方
法である。
ている装置の様に、ＵＶ照射をしながら基板ベークを行
なうことでこれを抑制することが可能であるが、レジス
トに発生する気泡までを抑えることはできなかった。特
に、レジスト膜厚が前記の問題点を排除する目的でなさ
れた本発明のハードニング方法は、レジストのハードニ
ングに用いる光照射の前に、レジストに対してレジスト
の有する耐熱温度よりも低い温度の加熱処理を加える方
法である。
作用
本発明のハードニング方法によれば、微細レジストパタ
ーンに対して、異常現象を発生さセることな（、安定な
ハードニング処理を施すことができる。
ーンに対して、異常現象を発生さセることな（、安定な
ハードニング処理を施すことができる。
実施例
本発明のハードニング方法について第１図を参照して説
明する。先ず、第１図ａで示す様に、周知のフォトリソ
グラフィー技術によって基板１の主面上に、レジストパ
ターン２を形成する。次いで、第１図すで示す様にＵＶ
照射前の処理として、レジストパターンの全体に１５０
℃で１５分間加熱するベーキング処理を施すことによっ
て、ベーキング済のレジストパターン３を得る。このの
ち、第１図Ｃで示すようにＵＶ光６による照射を１分間
にわたって施すことによってＵＶ照射レジストパターン
４を得る。次いで、第１図すで示すようにレジストパタ
ーンの全体を２００℃の温度で３０分間にわたり加熱す
るベーキング処理を施すことによって、ハードニング処
理が施されたレジストパターン５が得られる。
明する。先ず、第１図ａで示す様に、周知のフォトリソ
グラフィー技術によって基板１の主面上に、レジストパ
ターン２を形成する。次いで、第１図すで示す様にＵＶ
照射前の処理として、レジストパターンの全体に１５０
℃で１５分間加熱するベーキング処理を施すことによっ
て、ベーキング済のレジストパターン３を得る。このの
ち、第１図Ｃで示すようにＵＶ光６による照射を１分間
にわたって施すことによってＵＶ照射レジストパターン
４を得る。次いで、第１図すで示すようにレジストパタ
ーンの全体を２００℃の温度で３０分間にわたり加熱す
るベーキング処理を施すことによって、ハードニング処
理が施されたレジストパターン５が得られる。
ところで、このような方法でハードニング処理を施すこ
とによって抑制がなされるレジスト異常の発生の原因と
しては、次の事が考えられる。先ず、皺の発生であるが
、この皺は、レジストの光透過率が低いと、ＵＶ光によ
る照射がレジストの深さ方向に沿って不均一となり、レ
ジスト表面のみが架橋結合反応を起こして表面のみ硬く
なった状態が生じることにより発生する。しかしながら
、本発明のハードニング方法では、ＵＶ光照射の前に施
すベーキング処理により、レジストの溶剤等が抜け、レ
ジストの内部で一定の硬化反応が進行しているため、皺
の発生を抑えることができる。
とによって抑制がなされるレジスト異常の発生の原因と
しては、次の事が考えられる。先ず、皺の発生であるが
、この皺は、レジストの光透過率が低いと、ＵＶ光によ
る照射がレジストの深さ方向に沿って不均一となり、レ
ジスト表面のみが架橋結合反応を起こして表面のみ硬く
なった状態が生じることにより発生する。しかしながら
、本発明のハードニング方法では、ＵＶ光照射の前に施
すベーキング処理により、レジストの溶剤等が抜け、レ
ジストの内部で一定の硬化反応が進行しているため、皺
の発生を抑えることができる。
次に、レジストの気泡の発生であるが、この気泡はレジ
ストにＵＶ光を照射した際に、架橋結合反応と同時にナ
フトキノンジアザイドの光分解が進行し、チッ素を発生
する事が原因となり発生するものと考えられる。
ストにＵＶ光を照射した際に、架橋結合反応と同時にナ
フトキノンジアザイドの光分解が進行し、チッ素を発生
する事が原因となり発生するものと考えられる。
しかしながら、本発明のハードニング方法では、ＵＶ照
射前にベーキングすることにより、感光基であるナフト
キノンジアザイドが熱分解するために、ＵＶ照射時のチ
ッ素の発生が抑えられるところとなり、気泡の発生が抑
えられる。
射前にベーキングすることにより、感光基であるナフト
キノンジアザイドが熱分解するために、ＵＶ照射時のチ
ッ素の発生が抑えられるところとなり、気泡の発生が抑
えられる。
発明の効果
本発明によれば、各種レジストに対して、ＵＶハードニ
ング処理を施してもレジストへの異常の発生を抑えるこ
とができ、したがって安定したハードニングの効果が得
られるため、微細レジストパターンの高精度化をはかる
ことができる効果が奏される。
ング処理を施してもレジストへの異常の発生を抑えるこ
とができ、したがって安定したハードニングの効果が得
られるため、微細レジストパターンの高精度化をはかる
ことができる効果が奏される。
【図面の簡単な説明】
第１図は本発明のＵＶハードニング方法を説明するため
の工程図、第２図はハードニング方法を説明するための
工程図である。 ｌ・・・・・・基板、２・・・・・・リソグラフィーに
より形成されたレジストパターン、３・・・・・・ＵＶ
照射前のベーキング処理が施されたレジストパターン、
４・・・・・・ＵＶ照射されたレジストパターン、５・
・・・・・ＵＶ照射後のベーキング処理が施されたレジ
ストパターン、６・・・・・・ＵＶ光。 代理人の氏名 弁理士 中尾敏男 ほか１名ｌ −甚
抜 ？ −リソグラフィーにより形成２獣だしラストパター
ン ３−ＵＶ＝、射的のペーキンジ処Ｉ！がｚ７戯たしシス
トパターン ４−’ＬＩＶ！！、射ざ名だレジストパターン５−ｕｖ
＝、ｗ渣のベーキング処理が なざ剋たしシストパターン 第２図 （Ｃ） い
の工程図、第２図はハードニング方法を説明するための
工程図である。 ｌ・・・・・・基板、２・・・・・・リソグラフィーに
より形成されたレジストパターン、３・・・・・・ＵＶ
照射前のベーキング処理が施されたレジストパターン、
４・・・・・・ＵＶ照射されたレジストパターン、５・
・・・・・ＵＶ照射後のベーキング処理が施されたレジ
ストパターン、６・・・・・・ＵＶ光。 代理人の氏名 弁理士 中尾敏男 ほか１名ｌ −甚
抜 ？ −リソグラフィーにより形成２獣だしラストパター
ン ３−ＵＶ＝、射的のペーキンジ処Ｉ！がｚ７戯たしシス
トパターン ４−’ＬＩＶ！！、射ざ名だレジストパターン５−ｕｖ
＝、ｗ渣のベーキング処理が なざ剋たしシストパターン 第２図 （Ｃ） い
Claims (1)
- 基板上に形成したレジストをパターニングしたのち、同
レジストパターンにその耐熱温度以下の温度でベーキン
グ処理を施し、次いで、遠紫外光および紫外光を含む光
をレジストに照射することを特徴とするレジストのハー
ドニング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62049302A JPS63215040A (ja) | 1987-03-04 | 1987-03-04 | レジストのハ−ドニング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62049302A JPS63215040A (ja) | 1987-03-04 | 1987-03-04 | レジストのハ−ドニング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63215040A true JPS63215040A (ja) | 1988-09-07 |
Family
ID=12827140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62049302A Pending JPS63215040A (ja) | 1987-03-04 | 1987-03-04 | レジストのハ−ドニング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63215040A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669119A (ja) * | 1992-06-18 | 1994-03-11 | Internatl Business Mach Corp <Ibm> | 感光性ポリイミド・パターンの線幅保持方法 |
| JP2010113270A (ja) * | 2008-11-10 | 2010-05-20 | Toppan Printing Co Ltd | 微小立体構造の製造方法及びそれに用いる露光用マスク |
| JP2016213438A (ja) * | 2015-04-30 | 2016-12-15 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び基板処理システム |
-
1987
- 1987-03-04 JP JP62049302A patent/JPS63215040A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669119A (ja) * | 1992-06-18 | 1994-03-11 | Internatl Business Mach Corp <Ibm> | 感光性ポリイミド・パターンの線幅保持方法 |
| JP2010113270A (ja) * | 2008-11-10 | 2010-05-20 | Toppan Printing Co Ltd | 微小立体構造の製造方法及びそれに用いる露光用マスク |
| JP2016213438A (ja) * | 2015-04-30 | 2016-12-15 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び基板処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070070036A (ko) | 반도체 소자의 제조 방법 | |
| JPH0463535B2 (ja) | ||
| JP3310202B2 (ja) | レジストパターンの形成方法 | |
| JP3081655B2 (ja) | レジストパターンの形成方法 | |
| JPH0143451B2 (ja) | ||
| JPH08227873A (ja) | 半導体装置の製造方法 | |
| JP3342856B2 (ja) | 微細パターンの形成方法および半導体装置の製造方法 | |
| KR100772801B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS5936257B2 (ja) | レジスト材料の剥離方法 | |
| JP2009105248A (ja) | パターン形成方法 | |
| JP2604934B2 (ja) | レジストパターンの形成方法 | |
| JPS6049630A (ja) | 半導体装置の製造方法 | |
| CN100580908C (zh) | 在浮栅上形成微细图案的方法 | |
| JP2604573B2 (ja) | 微細パターン形成方法 | |
| JPS61116838A (ja) | レジストパタ−ン形成方法 | |
| JP2823246B2 (ja) | パターン形成方法 | |
| JP2722491B2 (ja) | レジスト処理方法 | |
| JP2643879B2 (ja) | 微細パターン形成方法 | |
| JP2617923B2 (ja) | パターン形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JP3563138B2 (ja) | 感光性樹脂組成物を用いたパターン形成方法 | |
| JPH07263314A (ja) | レジストパターン形成方法 | |
| KR100192932B1 (ko) | 반도체소자의 형성방법 | |
| JPS58145125A (ja) | レジスト・マスクの形成方法 |