JPS63217425A - ル−プの自動調整方式 - Google Patents
ル−プの自動調整方式Info
- Publication number
- JPS63217425A JPS63217425A JP62051334A JP5133487A JPS63217425A JP S63217425 A JPS63217425 A JP S63217425A JP 62051334 A JP62051334 A JP 62051334A JP 5133487 A JP5133487 A JP 5133487A JP S63217425 A JPS63217425 A JP S63217425A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- software
- millisecond
- hardware
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はループの自動調整方式、特にソフトウェアによ
って時間のタイミングをとり、主としてＣＰＵ等のハー
ドウェアの起動を待たせる場合におけるループの時間的
長さの自動調整方式に関する。
って時間のタイミングをとり、主としてＣＰＵ等のハー
ドウェアの起動を待たせる場合におけるループの時間的
長さの自動調整方式に関する。
のタイミングをとってＣＰＵ等のハードウェアを待たせ
る場合、その待ち時間はループの繰り返し回数によって
針山されている。
る場合、その待ち時間はループの繰り返し回数によって
針山されている。
しかしながら、このループの繰り返し回数が一律に設定
されてしまうとスピードの異なるＣＰＵ等のハードウェ
アに対応する場合に前記したソフトウェアルーズの実際
の時間とずれが生じ、タイミングが合わなくなってしま
う、そのため、従来はそのたびにソフトウェアの内容を
変更する必要があった。
されてしまうとスピードの異なるＣＰＵ等のハードウェ
アに対応する場合に前記したソフトウェアルーズの実際
の時間とずれが生じ、タイミングが合わなくなってしま
う、そのため、従来はそのたびにソフトウェアの内容を
変更する必要があった。
そこで、本発明は上記したような従来の技術の問題点に
着目してなされたもので、かかる煩わしい問題点を解消
して、ＣＰＵ等の実行速度を測定して、そのＣＰＵ等の
待ち時間とタイミングが合うようにソフトウェアルーズ
の時間的長さ、即ち繰り返しの回数を調整することがで
きることとしたループの自動調整方式を提供することを
目的としている。
着目してなされたもので、かかる煩わしい問題点を解消
して、ＣＰＵ等の実行速度を測定して、そのＣＰＵ等の
待ち時間とタイミングが合うようにソフトウェアルーズ
の時間的長さ、即ち繰り返しの回数を調整することがで
きることとしたループの自動調整方式を提供することを
目的としている。
この目的を達成するために、本発明に係るループの自動
調整方式は、ループカウンターを初期化し、そのループ
が設定時間内に何回まわるかを計測し、ハードウェアの
待ち時間に合わせた回数で前記ループをまわすことを特
徴としている。
調整方式は、ループカウンターを初期化し、そのループ
が設定時間内に何回まわるかを計測し、ハードウェアの
待ち時間に合わせた回数で前記ループをまわすことを特
徴としている。
上記したように、まずソフトウェアループが設定時間に
何回まわるかを知って、ハードウェアの待ち゛時間に対
応させるため、タイミングはどんなスピードのハードウ
ェアでも合うこととなり、ソフトウェアはハードウェア
のスピードに依存することがなく、ソフトウェアの内容
をそれだけのために変更する必要性がなくなるのである
。
何回まわるかを知って、ハードウェアの待ち゛時間に対
応させるため、タイミングはどんなスピードのハードウ
ェアでも合うこととなり、ソフトウェアはハードウェア
のスピードに依存することがなく、ソフトウェアの内容
をそれだけのために変更する必要性がなくなるのである
。
次に、本発明の実施の一例を第１図乃至第２図を参照し
て詳細に説明する。
て詳細に説明する。
第１図は本発明に係るループの自動調整方式にあって、
そのソフトウェアルーズのスピードを計測する処理を表
わすフローチャート図であ′す、まずループカウンター
をＯとして初期化する。この初期化は通例、機械の立ち
上がり時に行なわれ、次いで、設定時間である１ミリ秒
後にタイマーによるクロック信号が割り込みされるよう
にセットし、カウント数を１つづつアップしながら、そ
のカウントアツプを繰り返す、このカウントアツプを繰
り返している時に、前記でセットされたタイマーによっ
て１ミリ秒後に割り込みがなされ、このソフトウェアル
ープがその１ミリ秒の間にいくつカウントされたか、即
ち、何回まわったかをソフトウェア自体で計測するもの
となっている。
そのソフトウェアルーズのスピードを計測する処理を表
わすフローチャート図であ′す、まずループカウンター
をＯとして初期化する。この初期化は通例、機械の立ち
上がり時に行なわれ、次いで、設定時間である１ミリ秒
後にタイマーによるクロック信号が割り込みされるよう
にセットし、カウント数を１つづつアップしながら、そ
のカウントアツプを繰り返す、このカウントアツプを繰
り返している時に、前記でセットされたタイマーによっ
て１ミリ秒後に割り込みがなされ、このソフトウェアル
ープがその１ミリ秒の間にいくつカウントされたか、即
ち、何回まわったかをソフトウェア自体で計測するもの
となっている。
又、第２図に示すのはＣＰＵ等のハードウェアのＮミリ
秒のウェイトルーチンを表わすフローチャート図であり
、カウントを１つづつアップしてそのカウント数が前記
タイマーのＭＳカウントがＮ回になるまで繰り返す、即
ち、１ミリ秒間にソフトウェアループが何回まわるかが
判っているので、Ｎミリ秒の待ち時間に対しては１ミリ
秒間にまわる回数のＮ倍をループがまわればそのＮミリ
秒のタイミングと合致することになる。このタイミング
を合致させるためには第１図におけるＡの部分とｗ４２
図におけるＢの部分はまったく同一の時間におけるルー
プでなければならないことは勿論である。
秒のウェイトルーチンを表わすフローチャート図であり
、カウントを１つづつアップしてそのカウント数が前記
タイマーのＭＳカウントがＮ回になるまで繰り返す、即
ち、１ミリ秒間にソフトウェアループが何回まわるかが
判っているので、Ｎミリ秒の待ち時間に対しては１ミリ
秒間にまわる回数のＮ倍をループがまわればそのＮミリ
秒のタイミングと合致することになる。このタイミング
を合致させるためには第１図におけるＡの部分とｗ４２
図におけるＢの部分はまったく同一の時間におけるルー
プでなければならないことは勿論である。
尚１本実施例にあっては第１図におけるＡで実行命令の
出る時間と合わせるために判定命令が出されることとな
り、実際は第１図、第２図と分けて示された処理を共通
のルーチンとしてｌ命令で処理すること者なる。
出る時間と合わせるために判定命令が出されることとな
り、実際は第１図、第２図と分けて示された処理を共通
のルーチンとしてｌ命令で処理すること者なる。
上述したように本発明に係るループの自動調整方式によ
れば、ＣＰＵ等のハードウェアのスピードの変化に対応
してその待ち時間のタイミングを合わせることができ、
ハードウェアのスピードに依存することのないソフトウ
ェアとなり、ハードウェアごとにソフトウェアの内容を
変更する必要性がないものとなっている。
れば、ＣＰＵ等のハードウェアのスピードの変化に対応
してその待ち時間のタイミングを合わせることができ、
ハードウェアのスピードに依存することのないソフトウ
ェアとなり、ハードウェアごとにソフトウェアの内容を
変更する必要性がないものとなっている。
第１図は本発明に係るループの自動調整方式を示し、ル
ープの回る回数を計測する処理のフロー＃−ｋＦ河伽ｉ
９０シ雫−↓Ｆａ九Ｙコ■１イＪ、−〜＾１−ノ１．１
チンを表わすフローチャート図である。
ープの回る回数を計測する処理のフロー＃−ｋＦ河伽ｉ
９０シ雫−↓Ｆａ九Ｙコ■１イＪ、−〜＾１−ノ１．１
チンを表わすフローチャート図である。
Claims (2)
- （１）ループカウンターを初期化し、そのループが設定
時間内に何回まわるかを計測し、ハードウェアの待ち時
間に合わせた回数で前記ループをまわすことを特徴とす
るループの自動調整方式。 - （２）前記設定時間は１ミリ秒としたことを特徴とする
特許請求の範囲第１項に記載のループの自動調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051334A JPS63217425A (ja) | 1987-03-06 | 1987-03-06 | ル−プの自動調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051334A JPS63217425A (ja) | 1987-03-06 | 1987-03-06 | ル−プの自動調整方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63217425A true JPS63217425A (ja) | 1988-09-09 |
Family
ID=12884022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62051334A Pending JPS63217425A (ja) | 1987-03-06 | 1987-03-06 | ル−プの自動調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63217425A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220132A (ja) * | 1989-02-22 | 1990-09-03 | Pfu Ltd | Ｃｐｕタイプ判別装置 |
| JPH06290081A (ja) * | 1993-03-31 | 1994-10-18 | Nec Corp | ファームウェアによるタイムアウト監視装置及びその監視方法 |
| JP2016143402A (ja) * | 2015-02-05 | 2016-08-08 | 富士通株式会社 | タイマ制御装置、無線通信装置及びタイマ制御方法 |
-
1987
- 1987-03-06 JP JP62051334A patent/JPS63217425A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220132A (ja) * | 1989-02-22 | 1990-09-03 | Pfu Ltd | Ｃｐｕタイプ判別装置 |
| JPH06290081A (ja) * | 1993-03-31 | 1994-10-18 | Nec Corp | ファームウェアによるタイムアウト監視装置及びその監視方法 |
| JP2016143402A (ja) * | 2015-02-05 | 2016-08-08 | 富士通株式会社 | タイマ制御装置、無線通信装置及びタイマ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454255B2 (ja) | ||
| JPS63217425A (ja) | ル−プの自動調整方式 | |
| US5014196A (en) | Vector operation instruction activation controller for vector arithmetic units having arithmetic functions with different numbers of pipeline stages | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS6468870A (en) | Wait circuit | |
| JPH11327920A (ja) | ソフトタイマ処理方法及び装置 | |
| JP2880609B2 (ja) | 表示出力方法 | |
| KR930005650B1 (ko) | 타이머를 이용한 일정시간 지연방법 | |
| JPH05134868A (ja) | ソフトタイマ制御方法 | |
| JPH0192834A (ja) | マイクロプログラム制御装置 | |
| JPH0221302A (ja) | パルス幅変調信号出力方法 | |
| JP2588383B2 (ja) | 隈取りモ−タの速度制御装置 | |
| JP2969814B2 (ja) | プログラム実行時間調整方法および方式 | |
| JPS638939A (ja) | プログラム同期方式 | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JPH06242994A (ja) | タイミング処理方式 | |
| JPH01265338A (ja) | Ｃｐｕ負荷基準値の自動測定方法 | |
| JP2001100802A (ja) | 加減速制御装置 | |
| JPH0581041A (ja) | 情報処理装置 | |
| JPH03164940A (ja) | 割込み時期を複数化した計算機 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH04287226A (ja) | クロックにより動作するデータ処理装置 | |
| JPH0392904A (ja) | プログラマブル・コントローラ | |
| WO1990013071A1 (fr) | Unite de commande programmable | |
| JPS60122436A (ja) | プログラマブル・ウオツチドツグタイマ |