JPH0221302A - パルス幅変調信号出力方法 - Google Patents
パルス幅変調信号出力方法Info
- Publication number
- JPH0221302A JPH0221302A JP17209888A JP17209888A JPH0221302A JP H0221302 A JPH0221302 A JP H0221302A JP 17209888 A JP17209888 A JP 17209888A JP 17209888 A JP17209888 A JP 17209888A JP H0221302 A JPH0221302 A JP H0221302A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse width
- time
- width modulation
- internal timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は内部タイマとコンベアアウト機能を有するマイ
クロコンピュータを使用した制御装置のパルス幅変調信
号出力方法に関するものである。
クロコンピュータを使用した制御装置のパルス幅変調信
号出力方法に関するものである。
従来、マイクロコンビエータを具備する制御装置におけ
るパルス幅変調信号出力方法には、外部に専用のカウン
タを設けて行なう方法又は内部タイマで行なう方法があ
った。
るパルス幅変調信号出力方法には、外部に専用のカウン
タを設けて行なう方法又は内部タイマで行なう方法があ
った。
外部に専用のカウンタを設けて行なう方法は、例えば第
４図に示すように、ＣＰＵ４１の外部に専用の外部カウ
ンタ４２を設け、入力装置４３からのパルス幅変調要因
信号によりＣＰＵ４１は外部カウンタ４２に所定のデユ
ーティ比の出力信号が得られるようにパルス幅をセット
し、ＣＰＵ４１からの指令により出力をＯＮし、セット
したパルス幅の時間経過後に該出力をＯＦＦする。これ
により入力装置４３からの入力信号に応じたパルス幅変
調信号を出力する。
４図に示すように、ＣＰＵ４１の外部に専用の外部カウ
ンタ４２を設け、入力装置４３からのパルス幅変調要因
信号によりＣＰＵ４１は外部カウンタ４２に所定のデユ
ーティ比の出力信号が得られるようにパルス幅をセット
し、ＣＰＵ４１からの指令により出力をＯＮし、セット
したパルス幅の時間経過後に該出力をＯＦＦする。これ
により入力装置４３からの入力信号に応じたパルス幅変
調信号を出力する。
また、内部タイマで行なう方法は、例えば第５図に示す
ように入力装置（図示せず）からのパルス幅変調の要因
信号により、出力をＯＮ及びＯＦＦする時間を算出し、
このＯＮ及びＯＦＦの算出時間を使って内部タイマを動
作させることにより、入力装置の信号に応じたパルス幅
変調信号を出力する。
ように入力装置（図示せず）からのパルス幅変調の要因
信号により、出力をＯＮ及びＯＦＦする時間を算出し、
このＯＮ及びＯＦＦの算出時間を使って内部タイマを動
作させることにより、入力装置の信号に応じたパルス幅
変調信号を出力する。
しかしながら上記従来のパルス幅変調信号出力方法にお
いて、外部カウンタを使用する場合は、外部カウンタを
用いる分コストが高くなるという問題があり、内部タイ
マを使用する場合でもデユーティの周期が短い場合、計
算の頻度が増し、精度が悪くなるという問題があって技
術的に満足できる方法ではなかった。
いて、外部カウンタを使用する場合は、外部カウンタを
用いる分コストが高くなるという問題があり、内部タイ
マを使用する場合でもデユーティの周期が短い場合、計
算の頻度が増し、精度が悪くなるという問題があって技
術的に満足できる方法ではなかった。
本発明は上述の点に鑑みてなされたもので、従来のパル
ス幅変調信号出力方法の欠点であるコスト高又は精度が
悪いという点を除去し、内部タイマを使用し且つ精度の
良いデユーティ出力が得られるパルス幅変調信号出力方
法を提供することにある。
ス幅変調信号出力方法の欠点であるコスト高又は精度が
悪いという点を除去し、内部タイマを使用し且つ精度の
良いデユーティ出力が得られるパルス幅変調信号出力方
法を提供することにある。
上記課題を解決するため本発明は、コンベアアウト出力
の機能を持ったマイクロコンピュータを使用した制御装
置において、マイクロコンビ１−タの内部タイマにより
一定周期で割込みを発生させ、その時出力をＯＮするプ
ログラムとコンベアアウトレジスタにＯＦＦの時間をス
トアするプログラムを設けて、パルス幅変調信号出力方
法を構成した。
の機能を持ったマイクロコンピュータを使用した制御装
置において、マイクロコンビ１−タの内部タイマにより
一定周期で割込みを発生させ、その時出力をＯＮするプ
ログラムとコンベアアウトレジスタにＯＦＦの時間をス
トアするプログラムを設けて、パルス幅変調信号出力方
法を構成した。
パルス幅変調信号出力方法を上記の゛如く構成すること
により、内部タイマにより一定周期で割込みを発生させ
その時出力をＯＮするプログラムにより出力をＯＮする
と共に、コンベアアウトレジスタにＯＦＦの時間をスト
アするプログラムによりＯＦＦの時間をセットし、内部
タイマの時間が該ＯＦＦ時間になったら出力をＯＦＦす
るから、一定周期でＯＮＬ、所定の時間経過するとＯＦ
Ｆする、所謂所定のデユーティ比のパルス幅変調信号が
精度良く出力できる。
により、内部タイマにより一定周期で割込みを発生させ
その時出力をＯＮするプログラムにより出力をＯＮする
と共に、コンベアアウトレジスタにＯＦＦの時間をスト
アするプログラムによりＯＦＦの時間をセットし、内部
タイマの時間が該ＯＦＦ時間になったら出力をＯＦＦす
るから、一定周期でＯＮＬ、所定の時間経過するとＯＦ
Ｆする、所謂所定のデユーティ比のパルス幅変調信号が
精度良く出力できる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明のパルス幅変調信号出力方法を適用する
制御装置の機能ブロック図である。１０はマイクロコン
ピュータであり、内部タイマとコンベアアウト機能を有
するもので、例えば沖電気工業株式会社製のＭＳＭ９３
Ｈ００１（商品名）を用いる。ＣＰＵＩは内部タイマ３
により一定周期で割込みを発生させ、その時出力部６の
出力をＯＮするプログラムと、フンペアアウトレジスタ
４に出力をＯＦＦする時間をストアするプログラムを具
備している。出力部６はマイクロコンピュータ１０出力
ポートＯＰに接続されている。
制御装置の機能ブロック図である。１０はマイクロコン
ピュータであり、内部タイマとコンベアアウト機能を有
するもので、例えば沖電気工業株式会社製のＭＳＭ９３
Ｈ００１（商品名）を用いる。ＣＰＵＩは内部タイマ３
により一定周期で割込みを発生させ、その時出力部６の
出力をＯＮするプログラムと、フンペアアウトレジスタ
４に出力をＯＦＦする時間をストアするプログラムを具
備している。出力部６はマイクロコンピュータ１０出力
ポートＯＰに接続されている。
ＣＰＵＩにより内部タイマ３に所定の時間をセットする
ことにより、内部タイマ３はＣＰＵＩにこの所定時間の
周期で割込みをかける。入力装置２からのデユーティ比
指令により、ＣＰＵＩは前記割込みがかかると同時に出
力部６にその出力をＯＮする信号を出力すると共に、コ
ンベアアウトレジスタ４にこの出力をＯＦＦする時間を
セットする。比較部５では内部タイマ３の経過時間とコ
ンベアアウトレジスタ４のＯＦＦ時間とを比較し、内部
タイマ３の経過時間がＯＦＦ時間と一致したら出力部６
にその出力をＯＦＦする信号を出力する。これにより出
力部６より、入力装置２からのデユーティ比指令に応じ
たパルス幅変調出力信号が出力きれる。以下第２図を用
いて上記動作を詳細に説明する。
ことにより、内部タイマ３はＣＰＵＩにこの所定時間の
周期で割込みをかける。入力装置２からのデユーティ比
指令により、ＣＰＵＩは前記割込みがかかると同時に出
力部６にその出力をＯＮする信号を出力すると共に、コ
ンベアアウトレジスタ４にこの出力をＯＦＦする時間を
セットする。比較部５では内部タイマ３の経過時間とコ
ンベアアウトレジスタ４のＯＦＦ時間とを比較し、内部
タイマ３の経過時間がＯＦＦ時間と一致したら出力部６
にその出力をＯＦＦする信号を出力する。これにより出
力部６より、入力装置２からのデユーティ比指令に応じ
たパルス幅変調出力信号が出力きれる。以下第２図を用
いて上記動作を詳細に説明する。
第２図はＣＰＵＩのコンベアアウトで使用するボート出
力に、２ｍＳ周期、レベルＨ’（高）出力で出力ＯＮを
出力する場合のタイミングチャートを示す図である。内
部タイマ３は１６ビツト長で１μｓ毎にインクリメント
され、オーバーフロー時に割り込みを発生する。ここで
タイマー割込ミ時に出力ポートＯＰの出力ａ１”にセッ
トし、内部タイマ３に２０００μｓの補数Ｆ８３０Ｈを
セットし、デユーティ出力を２５％とする場合、５００
７ＺＳ（０１Ｆ４Ｈ）＋Ｆ８３０Ｈ−ＦＥＯＣＨをコン
ベアアウトレジスタ４にセットする。
力に、２ｍＳ周期、レベルＨ’（高）出力で出力ＯＮを
出力する場合のタイミングチャートを示す図である。内
部タイマ３は１６ビツト長で１μｓ毎にインクリメント
され、オーバーフロー時に割り込みを発生する。ここで
タイマー割込ミ時に出力ポートＯＰの出力ａ１”にセッ
トし、内部タイマ３に２０００μｓの補数Ｆ８３０Ｈを
セットし、デユーティ出力を２５％とする場合、５００
７ＺＳ（０１Ｆ４Ｈ）＋Ｆ８３０Ｈ−ＦＥＯＣＨをコン
ベアアウトレジスタ４にセットする。
これを第２図の■で行なった場合、５００μｓ後の■で
内部タイマ３とコンベアアウトレジスタ４が一致し、出
力ポートＯＰの出力が“０”となる、■で内部タイマ３
を再設定した時デユーティの０８時間の変更がなければ
同じ動作を繰り返す。次の■でのタイマ割込みでデユー
ティ時間が４０％（ＦＣＥＯＨ）に変更する場合、コン
ベアアウトレジスタ４を書き替えることにより、■のタ
イミングで出力ポートＯＰの出力が“Ｏ”となリ４０％
のデユーティ出力が得られる０以上によって得られた出
力ボートＯＰの出力波形を第２図のＢに示す、また、デ
ユーティ出力のＯＮ時間の変更は入力条件の変化等で必
要に応じて算出すればよく、変更する必要がなければ一
度設定するだけでよい。
内部タイマ３とコンベアアウトレジスタ４が一致し、出
力ポートＯＰの出力が“０”となる、■で内部タイマ３
を再設定した時デユーティの０８時間の変更がなければ
同じ動作を繰り返す。次の■でのタイマ割込みでデユー
ティ時間が４０％（ＦＣＥＯＨ）に変更する場合、コン
ベアアウトレジスタ４を書き替えることにより、■のタ
イミングで出力ポートＯＰの出力が“Ｏ”となリ４０％
のデユーティ出力が得られる０以上によって得られた出
力ボートＯＰの出力波形を第２図のＢに示す、また、デ
ユーティ出力のＯＮ時間の変更は入力条件の変化等で必
要に応じて算出すればよく、変更する必要がなければ一
度設定するだけでよい。
第３図は内部タイマの割込により行なう上記処理の流れ
を示すフローチャートである。内部タイマにより割込み
がかかり、内部タイマ３がオーバーフローしたか否かを
判断（ステップ１０１）し、オーバーフローしていない
場合は、コンベアアウト割込要求フラグをリセットする
（ステップ１０２）、オーバーフローした場合は出力ボ
ートＯＰを′１”しくステップ１０３）、内部タイマ３
に２ｍＳをセットしくステップ１０４）、次にＯＮ時間
（出力をＯＦＦする時間）の変更か否かを判断しくステ
ップ１０５）、変更でなかったら上記処理を繰り返えし
、変更であったらコンベアアウトレジスタ４にＯＮ時間
をセットする。
を示すフローチャートである。内部タイマにより割込み
がかかり、内部タイマ３がオーバーフローしたか否かを
判断（ステップ１０１）し、オーバーフローしていない
場合は、コンベアアウト割込要求フラグをリセットする
（ステップ１０２）、オーバーフローした場合は出力ボ
ートＯＰを′１”しくステップ１０３）、内部タイマ３
に２ｍＳをセットしくステップ１０４）、次にＯＮ時間
（出力をＯＦＦする時間）の変更か否かを判断しくステ
ップ１０５）、変更でなかったら上記処理を繰り返えし
、変更であったらコンベアアウトレジスタ４にＯＮ時間
をセットする。
以上、説明したように本発明のパルス幅変調信号出力方
法は、パルス幅変調信号出力を外部タイマを使用せず内
部タイマのみで行なうのでコスト低減ができると共に、
コンベアアウト機能を使用することにより精度の良い〉
くルス幅変調を行なうことが可能となる等の優れた効果
を有する。
法は、パルス幅変調信号出力を外部タイマを使用せず内
部タイマのみで行なうのでコスト低減ができると共に、
コンベアアウト機能を使用することにより精度の良い〉
くルス幅変調を行なうことが可能となる等の優れた効果
を有する。
第１図は本発明のパルス幅変調信号出力方法を適用する
制御装置の機能ブロック図、第２図は動作を説明するた
めのタイミングチャート、第３図は処理の流れを示すフ
ローチャート、第４図は従来の外部カウントを用いて行
なうパルス幅変調信号出力装置の構成例を示す図、第５
図は従来の内部タイマを用いて行なうパルス幅変調信号
出力方法を説明するための図である。 図中、１・・・・ＣＰＵ、２・・・・入力装置、３・・
・・内部タイマ、４・・・・コンベアアウトレジスタ、
５・・・・レジスタ、６・・・・出力部、１０・・・・
マイクロコンピュータ。 ネ１りｇＩＩ−パルス丁５ＬＩＪＩイ［褐士ｌσ朶す！
〈策、れ同第ｄ 図 第４ 図
制御装置の機能ブロック図、第２図は動作を説明するた
めのタイミングチャート、第３図は処理の流れを示すフ
ローチャート、第４図は従来の外部カウントを用いて行
なうパルス幅変調信号出力装置の構成例を示す図、第５
図は従来の内部タイマを用いて行なうパルス幅変調信号
出力方法を説明するための図である。 図中、１・・・・ＣＰＵ、２・・・・入力装置、３・・
・・内部タイマ、４・・・・コンベアアウトレジスタ、
５・・・・レジスタ、６・・・・出力部、１０・・・・
マイクロコンピュータ。 ネ１りｇＩＩ−パルス丁５ＬＩＪＩイ［褐士ｌσ朶す！
〈策、れ同第ｄ 図 第４ 図
Claims (1)
- 内部タイマとコンベアアウト機能を有するマイクロコン
ピュータを具備し、パルス幅変調信号を出力する制御装
置において、前記内部タイマにより一定周期で割込みを
発生させて出力をＯＮし、前記コンベアアウト機能によ
り該出力をＯＦＦすることを特徴とするパルス幅変調信
号出力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17209888A JPH0221302A (ja) | 1988-07-11 | 1988-07-11 | パルス幅変調信号出力方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17209888A JPH0221302A (ja) | 1988-07-11 | 1988-07-11 | パルス幅変調信号出力方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0221302A true JPH0221302A (ja) | 1990-01-24 |
Family
ID=15935507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17209888A Pending JPH0221302A (ja) | 1988-07-11 | 1988-07-11 | パルス幅変調信号出力方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0221302A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5928366A (en) * | 1996-09-25 | 1999-07-27 | Nec Corporation | Microcomputer based system for the fail-safe control of an electric motor or the like |
-
1988
- 1988-07-11 JP JP17209888A patent/JPH0221302A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5928366A (en) * | 1996-09-25 | 1999-07-27 | Nec Corporation | Microcomputer based system for the fail-safe control of an electric motor or the like |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960032138A (ko) | 마이크로 컴퓨터 | |
| JPH0221302A (ja) | パルス幅変調信号出力方法 | |
| JPH08139575A (ja) | パルス出力回路 | |
| KR950013602B1 (ko) | 주파수 측정장치 | |
| KR100494114B1 (ko) | 타이머 회로 | |
| JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| KR930005643A (ko) | 저주파 치료기의 시간조절장치 및 방법 | |
| JPS62145440A (ja) | 暴走検出回路 | |
| JP4345200B2 (ja) | プログラマブルコントローラのｉ／ｏユニット | |
| KR930005650B1 (ko) | 타이머를 이용한 일정시간 지연방법 | |
| JPS63217425A (ja) | ル−プの自動調整方式 | |
| JPH05302940A (ja) | 周波数測定装置 | |
| JPH0341772B2 (ja) | ||
| RU1827714C (ru) | Формирователь импульсной последовательности | |
| KR100215041B1 (ko) | 전자렌지의 엔코더를 통한 조리시간 입력방법 | |
| JPH03100473A (ja) | パルス列入力処理装置 | |
| SU1499439A1 (ru) | Программируемый формирователь временных интервалов | |
| KR0182956B1 (ko) | 클럭신호를 이용한 마이크로프로세스의 지연기능 구현 장치 | |
| JPH0141944B2 (ja) | ||
| JPH04337920A (ja) | タイマ装置 | |
| JPH02267642A (ja) | Ｃｐｕ専有時間測定装置 | |
| KR19990040704A (ko) | 외부신호를 이용한 시간 카운트 기능을 갖는 브이시알 시스템 | |
| JPH04339272A (ja) | 周波数測定装置 | |
| JPH0285792A (ja) | 交流周期時計 | |
| JPH0125033B2 (ja) |