JPH02220132A - Ｃｐｕタイプ判別装置 - Google Patents
Ｃｐｕタイプ判別装置Info
- Publication number
- JPH02220132A JPH02220132A JP1040320A JP4032089A JPH02220132A JP H02220132 A JPH02220132 A JP H02220132A JP 1040320 A JP1040320 A JP 1040320A JP 4032089 A JP4032089 A JP 4032089A JP H02220132 A JPH02220132 A JP H02220132A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- type
- cpu type
- executing time
- execution time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基本的な動作は同じであるが動作可能な基本
動作クロックの最高周波数（以下ＣＰＵタイプと称す）
が異なる複数種のＣＰＵが使用可能なコンピュータシス
テムのためのＣＰＵタイプ判別装置に関する。
動作クロックの最高周波数（以下ＣＰＵタイプと称す）
が異なる複数種のＣＰＵが使用可能なコンピュータシス
テムのためのＣＰＵタイプ判別装置に関する。
コンピュータシステムのＣＰＵ （中央処理ユニット）
を１〜数個のマイクロプロセッサとして集積する場合、
その動作速度と価格とは一般にトレードオツの関係にあ
る。その場合において、基本的な動作、すなわち大部分
あるいは全部の命令セットが共通であるがクロックの動
作可能な最高周波数が異なるチップを数種類用意し、使
用目的に応じてそれらを選択して用いることがしばしば
行なわれる。この時、ＣＰＵ周辺のハードウェアとして
は、最小限、基本動作クロックの周波数をユニットの差
し換えによって変更するのみでＣＰＵタイプの変更に備
えることができる。ところが、ソフトウェアとしては使
用目的の差、すなわち、高速処理を要求される１１０機
器とのデータの入出力を行なうか否かの差を実現しなけ
ればならず、そのためには何らかの手段でＣＰＵタイプ
に関する情報をＣＰＵへ入力してやらなければならない
。
を１〜数個のマイクロプロセッサとして集積する場合、
その動作速度と価格とは一般にトレードオツの関係にあ
る。その場合において、基本的な動作、すなわち大部分
あるいは全部の命令セットが共通であるがクロックの動
作可能な最高周波数が異なるチップを数種類用意し、使
用目的に応じてそれらを選択して用いることがしばしば
行なわれる。この時、ＣＰＵ周辺のハードウェアとして
は、最小限、基本動作クロックの周波数をユニットの差
し換えによって変更するのみでＣＰＵタイプの変更に備
えることができる。ところが、ソフトウェアとしては使
用目的の差、すなわち、高速処理を要求される１１０機
器とのデータの入出力を行なうか否かの差を実現しなけ
ればならず、そのためには何らかの手段でＣＰＵタイプ
に関する情報をＣＰＵへ入力してやらなければならない
。
従来では、これを実現するために切換スイッチ等の回路
を追加する必要があり、また、クロック周波数の切換の
際には、それと共にこの切換スイッチを変更する操作が
必要であった。
を追加する必要があり、また、クロック周波数の切換の
際には、それと共にこの切換スイッチを変更する操作が
必要であった。
したがって本発明の目的は、そのために回路の変更又は
設定の変更をする必要のないＣＰＵタイプ判別装置を提
供することにある。
設定の変更をする必要のないＣＰＵタイプ判別装置を提
供することにある。
第１図は本発明に係るＣＰＵタイプ判別装置の原理構成
図である。図において、本発明のＣＰＵタイプ判別装置
は、ＣＰＵ１０のタイプに応じて周波数の変更が可能な
基本制御クロック１２と、実時間で動作し該ＣＰＵ １
０よりアクセス可能なタイマ１４とを具備するコンピュ
ータシステムのためのＣＰＵタイプの判別装置であって
、該基本制御クロック１２に基き、該ＣＰＵ １０の制
御命令からなる所定回数のループを実行するループ実行
手段５０と、該タイマ１４により該ループ実行手段５０
の実行時間を計測するループ実行時間計測手段５２と、
実行時間とＣＰＵタイプとの関係を記憶する判別テーブ
ル８０と、該実行時間計測手段５２が計測した実行時間
と該判別テーブル８０内の実行時間とを比較してＣＰＵ
タイプを決定するＣＰＵタイプ決定手段５４とを具備す
ることを特徴とするものである。
図である。図において、本発明のＣＰＵタイプ判別装置
は、ＣＰＵ１０のタイプに応じて周波数の変更が可能な
基本制御クロック１２と、実時間で動作し該ＣＰＵ １
０よりアクセス可能なタイマ１４とを具備するコンピュ
ータシステムのためのＣＰＵタイプの判別装置であって
、該基本制御クロック１２に基き、該ＣＰＵ １０の制
御命令からなる所定回数のループを実行するループ実行
手段５０と、該タイマ１４により該ループ実行手段５０
の実行時間を計測するループ実行時間計測手段５２と、
実行時間とＣＰＵタイプとの関係を記憶する判別テーブ
ル８０と、該実行時間計測手段５２が計測した実行時間
と該判別テーブル８０内の実行時間とを比較してＣＰＵ
タイプを決定するＣＰＵタイプ決定手段５４とを具備す
ることを特徴とするものである。
基本制御クロック１２の周波数が変わるとループ実行手
段５０の実行時間が変化する。タイマ１４は基本制御ク
ロック１２の周波数に関係なく実時間を計測することが
できるので、ループ実行時間計測手段５２が計測する実
行時間を判別テーブル８０内の時間と比較すればＣＰＵ
タイプが決定される。ループ実行手段５０、ループ実行
時間計測手段５２、ＣＰＵタイプ決定手段５４、及び判
別テーブル８０をファームウェアの形で組み込んでおけ
ば、何らの回路の追加なしでかつＣＰＵタイプ変更の操
作の必要のないＣＰＵタイプ判別装置が実現される。
段５０の実行時間が変化する。タイマ１４は基本制御ク
ロック１２の周波数に関係なく実時間を計測することが
できるので、ループ実行時間計測手段５２が計測する実
行時間を判別テーブル８０内の時間と比較すればＣＰＵ
タイプが決定される。ループ実行手段５０、ループ実行
時間計測手段５２、ＣＰＵタイプ決定手段５４、及び判
別テーブル８０をファームウェアの形で組み込んでおけ
ば、何らの回路の追加なしでかつＣＰＵタイプ変更の操
作の必要のないＣＰＵタイプ判別装置が実現される。
第２図は本発明に係るＣＰＵタイプ判別装置の一実施例
が組み込まれたコンピュータシステムのブロック図であ
る。
が組み込まれたコンピュータシステムのブロック図であ
る。
ＣＰＵｌ０Ｉは直接アクセス可能なレジスタ１０２を一
体に集積したマイクロプロセッサより成っている。
体に集積したマイクロプロセッサより成っている。
制御クロックユニット１２１はＣＰＵｌ０Ｉへ制御クロ
ックを供給するもので、ｃｐｕｉｏｌのタイプに応じて
差し換えが可能である。ＲＯＭ５０１には実行時間とＣ
ＰＵタイプとの関係を表わすデータと後述のソフトウェ
アプログラムとがコード化されて格納されている。 Ｒ
ＡＭ１０３には制御のためのデータ及び処理データ等が
格納される。タイマ１４１は実時間を計測する。これら
のｃｐυ１０１ 、 ＲＯＭ５０１ 、 ＲＡＭ１０３
、及びタイマ１４１は相互に内部バス１１０で接続され
ており、ＣＰＵｌ０Ｉからその他のユニットがアクセス
可能である。
ックを供給するもので、ｃｐｕｉｏｌのタイプに応じて
差し換えが可能である。ＲＯＭ５０１には実行時間とＣ
ＰＵタイプとの関係を表わすデータと後述のソフトウェ
アプログラムとがコード化されて格納されている。 Ｒ
ＡＭ１０３には制御のためのデータ及び処理データ等が
格納される。タイマ１４１は実時間を計測する。これら
のｃｐυ１０１ 、 ＲＯＭ５０１ 、 ＲＡＭ１０３
、及びタイマ１４１は相互に内部バス１１０で接続され
ており、ＣＰＵｌ０Ｉからその他のユニットがアクセス
可能である。
第３図はＲＯＭ５０１に格納され、前述のループ実行手
段５０、ループ実行時間計測手段５２、及びＣＰＵタイ
プ判別手段５４を実現するためのソフトウェアのフロー
チャートである。ＣＰＵｌ０Ｉが処理を開始すると、初
期処理の形でこれら一連の処理が実行される。まず、タ
イマ１４に初期値０が設定され（ステップａ）、所定回
数のループを開始する（ステップｂ）、所定の回数のル
ープが終了したらタイマ１４の値を読み込み（ステップ
Ｃ）、ＲＯＭ５０１内に格納された判別テーブル内の値
と比較する（ステップｄ）０判別テーブル内にはそれぞ
れのタイプのＣＰＵが前記所定の回数を実行するのに要
する時間が格納されているので、実際のタイマ１４の値
からＣＰＵタイプを決定することができる。決定された
ＣＰＵタイプを表わすコードをレジスタ１０２へ格納し
たら（ステップｅ）、通常の処理へと移行する。
段５０、ループ実行時間計測手段５２、及びＣＰＵタイ
プ判別手段５４を実現するためのソフトウェアのフロー
チャートである。ＣＰＵｌ０Ｉが処理を開始すると、初
期処理の形でこれら一連の処理が実行される。まず、タ
イマ１４に初期値０が設定され（ステップａ）、所定回
数のループを開始する（ステップｂ）、所定の回数のル
ープが終了したらタイマ１４の値を読み込み（ステップ
Ｃ）、ＲＯＭ５０１内に格納された判別テーブル内の値
と比較する（ステップｄ）０判別テーブル内にはそれぞ
れのタイプのＣＰＵが前記所定の回数を実行するのに要
する時間が格納されているので、実際のタイマ１４の値
からＣＰＵタイプを決定することができる。決定された
ＣＰＵタイプを表わすコードをレジスタ１０２へ格納し
たら（ステップｅ）、通常の処理へと移行する。
以上述べてきたように本発明によれば、回路の変更又は
追加の必要がなく、設定変更の操作の必要のないＣＰＵ
タイプ判別装置が提供される。
追加の必要がなく、設定変更の操作の必要のないＣＰＵ
タイプ判別装置が提供される。
第１図は本発明の原理構成を表わす図、第２図は本発明
の一実施例におけるハードウェアのブロック図、 第３図は本発明の一実施例におけるソフトウェアのフロ
ーチャート。 図において、 １２・・・基本制御クロック、 １２１・・・ＩＩ？ｉｌりｏツクユニット。 第２
の一実施例におけるハードウェアのブロック図、 第３図は本発明の一実施例におけるソフトウェアのフロ
ーチャート。 図において、 １２・・・基本制御クロック、 １２１・・・ＩＩ？ｉｌりｏツクユニット。 第２
Claims (1)
- １． ＣＰＵ（１０）のタイプに応じて周波数の変更が
可能な基本制御クロック（１２）と、実時間で動作し該
ＣＰＵ（１０）よりアクセス可能なタイマ（１４）とを
具備するコンピュータシステムのためのＣＰＵタイプ判
別装置であって、 該基本制御クロック（１２）に基き、該ＣＰＵ（１０）
の制御命令からなる所定回数のループを実行するループ
実行手段（５０）と、 該タイマ（１４）により該ループ実行手段（５０）の実
行時間を計測するループ実行時間計測手段（５２）と、 実行時間とＣＰＵタイプとの関係を記憶する判別テーブ
ル（８０）と、 該実行時間計測手段（５２）が計測した実行時間と該判
別テーブル（８０）内の実行時間とを比較してＣＰＵタ
イプを決定するＣＰＵタイプ決定手段（５４）とを具備
することを特徴とするＣＰＵタイプ判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040320A JPH0630061B2 (ja) | 1989-02-22 | 1989-02-22 | Ｃｐｕタイプ判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040320A JPH0630061B2 (ja) | 1989-02-22 | 1989-02-22 | Ｃｐｕタイプ判別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02220132A true JPH02220132A (ja) | 1990-09-03 |
| JPH0630061B2 JPH0630061B2 (ja) | 1994-04-20 |
Family
ID=12577320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1040320A Expired - Fee Related JPH0630061B2 (ja) | 1989-02-22 | 1989-02-22 | Ｃｐｕタイプ判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630061B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016143402A (ja) * | 2015-02-05 | 2016-08-08 | 富士通株式会社 | タイマ制御装置、無線通信装置及びタイマ制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245338A (ja) * | 1986-04-17 | 1987-10-26 | Sanyo Electric Co Ltd | デ−タ処理装置のソフトディレイ方式 |
| JPS63217425A (ja) * | 1987-03-06 | 1988-09-09 | Alps Electric Co Ltd | ル−プの自動調整方式 |
-
1989
- 1989-02-22 JP JP1040320A patent/JPH0630061B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245338A (ja) * | 1986-04-17 | 1987-10-26 | Sanyo Electric Co Ltd | デ−タ処理装置のソフトディレイ方式 |
| JPS63217425A (ja) * | 1987-03-06 | 1988-09-09 | Alps Electric Co Ltd | ル−プの自動調整方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016143402A (ja) * | 2015-02-05 | 2016-08-08 | 富士通株式会社 | タイマ制御装置、無線通信装置及びタイマ制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0630061B2 (ja) | 1994-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0315275B1 (en) | Flexible asic microcomputer | |
| US4287562A (en) | Real time adapter unit for use in a data processing system | |
| JP3822568B2 (ja) | イベント処理 | |
| JPH02220132A (ja) | Ｃｐｕタイプ判別装置 | |
| US4679194A (en) | Load double test instruction | |
| US4982361A (en) | Multiple loop parallel pipelined logic simulation system | |
| US5761482A (en) | Emulation apparatus | |
| US6122730A (en) | "Test under mask high" instruction and "Test under mask low" instruction executing method and apparatus | |
| KR100289831B1 (ko) | 롬 데이터 확인용 회로 | |
| US5732252A (en) | Program counter system capable of incrementing or decrementing after a conditional jump instruction | |
| US6882952B1 (en) | System and method for measuring bus frequency | |
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JP3068317B2 (ja) | マイクロコンピュータ | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| KR920003847B1 (ko) | 컴퓨터 시스템의 웨이트 수 결정회로 | |
| JPH04365112A (ja) | 計算機システムの計時方式 | |
| JPH05100867A (ja) | マイクロコントローラ | |
| JPH02271412A (ja) | 個別命令数測定を兼ねた課金回路 | |
| JPH1078967A (ja) | データ処理装置並びにソート演算装置及びソート演算方法 | |
| JPS6227835A (ja) | マイクロプログラム制御装置の負荷測定方法 | |
| JP2006504204A (ja) | 時間追跡可能メッセージを送信することによるマイクロプロセッサプログラムの監視 | |
| JPH04124726A (ja) | データ比較装置 | |
| JPH028942A (ja) | 命令出現率測定方法 | |
| JPH0520187A (ja) | キヤツシユメモリのヒツト率算出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |