JPS63221402A - ピツチ誤差補正方法 - Google Patents
ピツチ誤差補正方法Info
- Publication number
- JPS63221402A JPS63221402A JP5733987A JP5733987A JPS63221402A JP S63221402 A JPS63221402 A JP S63221402A JP 5733987 A JP5733987 A JP 5733987A JP 5733987 A JP5733987 A JP 5733987A JP S63221402 A JPS63221402 A JP S63221402A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pitch error
- error correction
- processor memory
- servo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000015654 memory Effects 0.000 claims abstract description 86
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 238000013075 data extraction Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/41—Servomotor, servo controller till figures
- G05B2219/41036—Position error in memory, lookup table for correction actual position
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/41—Servomotor, servo controller till figures
- G05B2219/41055—Kind of compensation such as pitch error compensation
Landscapes
- Numerical Control (AREA)
- Control Of Position Or Direction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はボールネジを用いた位置決め装置のピッチ誤差
補正方法に関する。
補正方法に関する。
従来、この種の位置決め装置では、ボールネジのピッチ
によるバラツキを予め測定し、そのデータをピッチ誤差
補正データとして機械のストローク位置に１対１に対応
させ、かつストローク位置の順にメインプロセッサメモ
リに登録してからサーボプロセッサメモリに転送し、機
械の移動に伴ない、サーボプロセッサが当該ストローク
位置に対応するピッチ誤差補正データをサーボプロセッ
サメモリから読取ってピッチ誤差補正処理を行なってい
た。
によるバラツキを予め測定し、そのデータをピッチ誤差
補正データとして機械のストローク位置に１対１に対応
させ、かつストローク位置の順にメインプロセッサメモ
リに登録してからサーボプロセッサメモリに転送し、機
械の移動に伴ない、サーボプロセッサが当該ストローク
位置に対応するピッチ誤差補正データをサーボプロセッ
サメモリから読取ってピッチ誤差補正処理を行なってい
た。
（発明が解決しようとする問題点〕
上述した従来のピッチ誤差補正方法は、メインプロセッ
サメモリとサーボプロセッサメモリのメモリサイズが同
一でサーボプロセッサメモリに制限がある場合、補正点
数を多く設定できず、またサブミクロン制御等において
、累積ピッチ誤差補正量が所望の値に入るようにするた
めに、補正間隔を短くしなければならず、従って、補正
点数が不足する、あるいは、メモリ容量を増加させなけ
ればならないという欠点がある。
サメモリとサーボプロセッサメモリのメモリサイズが同
一でサーボプロセッサメモリに制限がある場合、補正点
数を多く設定できず、またサブミクロン制御等において
、累積ピッチ誤差補正量が所望の値に入るようにするた
めに、補正間隔を短くしなければならず、従って、補正
点数が不足する、あるいは、メモリ容量を増加させなけ
ればならないという欠点がある。
本０発明のピッチ誤差補正方法は、サーボプロセッサメ
モリをリング構造とし、まず、機械の初期位置に対応し
てサーボプロセッサメモリの容量分だけメインプロセッ
サメモリからサーボプロセッサメモリにピッチ誤差補正
データを書き込み、その後は機械が所定距離移動する毎
にメインプロセッサメモリの残っているピッチ誤差補正
データを所定の大きさずつ機械の移動方向に順次、メイ
ンプロセッサメモリから取出し、サーボプロセッサメモ
リの機械の移動方向に対する論理上の領域、言いかえる
とサーボプロセッサメモリがリング構造となっているの
で物理的には、リングの末尾の領域を書き換える。
モリをリング構造とし、まず、機械の初期位置に対応し
てサーボプロセッサメモリの容量分だけメインプロセッ
サメモリからサーボプロセッサメモリにピッチ誤差補正
データを書き込み、その後は機械が所定距離移動する毎
にメインプロセッサメモリの残っているピッチ誤差補正
データを所定の大きさずつ機械の移動方向に順次、メイ
ンプロセッサメモリから取出し、サーボプロセッサメモ
リの機械の移動方向に対する論理上の領域、言いかえる
とサーボプロセッサメモリがリング構造となっているの
で物理的には、リングの末尾の領域を書き換える。
したがって、ピッチ誤差補正データについてメインプロ
セッサメモリとサーボプロセッサメモリ容量差をカバー
し、サーボプロセッサのピッチ誤差補正データメモリの
容量をみかけ上増加させることができる。
セッサメモリとサーボプロセッサメモリ容量差をカバー
し、サーボプロセッサのピッチ誤差補正データメモリの
容量をみかけ上増加させることができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のピッチ誤差補正方法が適用された位置
決め装置の要部のみを示す図、第２図はサーボプロセッ
サ３のピッチ誤差補正データ抽出方法を示す図、第３図
はメモリ２、メモリ４と機械ストロークの関係を示す図
、第４図、第５図は本発明のアルゴリズムの説明図、第
６図はメモリ４のピッチ誤差補正データの書換えの例を
示す図である。
決め装置の要部のみを示す図、第２図はサーボプロセッ
サ３のピッチ誤差補正データ抽出方法を示す図、第３図
はメモリ２、メモリ４と機械ストロークの関係を示す図
、第４図、第５図は本発明のアルゴリズムの説明図、第
６図はメモリ４のピッチ誤差補正データの書換えの例を
示す図である。
この位置決め装置は、第１図に示すように、メインプロ
セッサ１、メインプロセッサｌのメモリ２、サーボプロ
セッサ３、サーボプロセッサ３のメモリ（ピッチ誤差補
正データメモリ）４、およびその他の不図示の装置から
構成されている。
セッサ１、メインプロセッサｌのメモリ２、サーボプロ
セッサ３、サーボプロセッサ３のメモリ（ピッチ誤差補
正データメモリ）４、およびその他の不図示の装置から
構成されている。
ピッチ誤差補正データメモリ４は、第２図に示すように
論理上、破ｌｌｌ５のように前記データがリングしてい
る。またメモリ４のピッチ誤差補正データは、第３図に
示すように、ａ−Ａ、ｂ−Ｂ。
論理上、破ｌｌｌ５のように前記データがリングしてい
る。またメモリ４のピッチ誤差補正データは、第３図に
示すように、ａ−Ａ、ｂ−Ｂ。
ｃ−Ｃ，ｄ−Ｄのように機械ストロークＬの位置と１対
１で対応している。
１で対応している。
第４図において全機械ストロークをカバーするメインプ
ロセッサ１のピッチ誤差補正データメモリ２とサーボプ
ロセッサ３のピッチ誤差補正データメモリ４とのメモリ
容量差を補うために：＠記機械ストロークーＥでの移動
に対してピッチ誤差補正データメモリ４のアドレスが更
新される時、あるポイント７（または８）を通過したと
いう条件でメモリ４をメモリ幅６で書換える。書換える
データは、第５図で、メモリ２のデータ９であり、論理
上は、メモリ４のメモリアドレス１０へ転送される。し
かし、実際には第２図で示したようにサーボプロセッサ
３のピッチ誤差補正データメモリ４が論理上リングにな
っているために、物理上のメモリアドレス１１に転送さ
れる。したがって、第６図の機械ストローク５５上での
移動に伴なうメモリ書換えのタイミングは第６図の５１
のようにヒステリシスな性質を持つことになる。つまり
、第３図で説明すればメモリ４のアドレス４のデータｄ
をｅに書換えるタイミングは、機械ストロークトの位置
に対応していて、ＣからＡに向ってＢを通過した時に実
行されるが、Ｂを通過後Ａに到達する前に反転して、再
度Ｂを通過しても、書換えは実行されないという性質を
ヒステリシスがあるという。例えば、機械ストローク［
の位置５２でサーボプロセッサ３のピッチ誤差補正デー
タ格納類が左よりｌ）、 Ｃ，ｄ、ｅとすると、子方向
に移動して位置５３を通過すると、メモリ書換えが実行
さ九、メモリ４の内容はｆ、ｃ、ｄ、ｅとなる。次に、
一方向に移動し、位置５２を通過時、メモリ４はす、
Ｃ，ｄ、ｅとなり、ざらにイ装置５４を通過するとメモ
リ４はす、ｃ、ｄ、ａとなる。また、第６図の場合、書
換えられるメモリ幅は、サーボプロセッサ３のピッチ誤
差補正データメモリ４の １７４になっている。このメ
モリ幅を小さくすると書換えが頻繁になるという関係が
あるため、システム運用ト、前記書換え時間に伴うオー
バーヘッドに対して最適の前記メモリ幅を選択すること
により、サーボプロセッサ３のピッチ誤差補正データメ
モリ容量に制限されずに、ピッチ誤差補正処理が実行で
きる。
ロセッサ１のピッチ誤差補正データメモリ２とサーボプ
ロセッサ３のピッチ誤差補正データメモリ４とのメモリ
容量差を補うために：＠記機械ストロークーＥでの移動
に対してピッチ誤差補正データメモリ４のアドレスが更
新される時、あるポイント７（または８）を通過したと
いう条件でメモリ４をメモリ幅６で書換える。書換える
データは、第５図で、メモリ２のデータ９であり、論理
上は、メモリ４のメモリアドレス１０へ転送される。し
かし、実際には第２図で示したようにサーボプロセッサ
３のピッチ誤差補正データメモリ４が論理上リングにな
っているために、物理上のメモリアドレス１１に転送さ
れる。したがって、第６図の機械ストローク５５上での
移動に伴なうメモリ書換えのタイミングは第６図の５１
のようにヒステリシスな性質を持つことになる。つまり
、第３図で説明すればメモリ４のアドレス４のデータｄ
をｅに書換えるタイミングは、機械ストロークトの位置
に対応していて、ＣからＡに向ってＢを通過した時に実
行されるが、Ｂを通過後Ａに到達する前に反転して、再
度Ｂを通過しても、書換えは実行されないという性質を
ヒステリシスがあるという。例えば、機械ストローク［
の位置５２でサーボプロセッサ３のピッチ誤差補正デー
タ格納類が左よりｌ）、 Ｃ，ｄ、ｅとすると、子方向
に移動して位置５３を通過すると、メモリ書換えが実行
さ九、メモリ４の内容はｆ、ｃ、ｄ、ｅとなる。次に、
一方向に移動し、位置５２を通過時、メモリ４はす、
Ｃ，ｄ、ｅとなり、ざらにイ装置５４を通過するとメモ
リ４はす、ｃ、ｄ、ａとなる。また、第６図の場合、書
換えられるメモリ幅は、サーボプロセッサ３のピッチ誤
差補正データメモリ４の １７４になっている。このメ
モリ幅を小さくすると書換えが頻繁になるという関係が
あるため、システム運用ト、前記書換え時間に伴うオー
バーヘッドに対して最適の前記メモリ幅を選択すること
により、サーボプロセッサ３のピッチ誤差補正データメ
モリ容量に制限されずに、ピッチ誤差補正処理が実行で
きる。
（発明の効果）
以ト説明したように本発明は、サーボプロセッサメモリ
のピッチ誤差補正データについて、メインプロセッサの
ピッチ誤差補正データを機械の移動方向に所定の大きさ
づつ取出し、サーボプロセッサメモリの機械の移動方向
に対して末尾の領域に転送することにより、メインプロ
セッサとサーボプロセッサのメモリ容■差をカバーし、
サーボプロセッサのピッチ誤差補正データメモリをみか
け上増加させる効果がある。
のピッチ誤差補正データについて、メインプロセッサの
ピッチ誤差補正データを機械の移動方向に所定の大きさ
づつ取出し、サーボプロセッサメモリの機械の移動方向
に対して末尾の領域に転送することにより、メインプロ
セッサとサーボプロセッサのメモリ容■差をカバーし、
サーボプロセッサのピッチ誤差補正データメモリをみか
け上増加させる効果がある。
第１図は本発明のピッチ誤差補正方法が適用された位置
決め装置の要部のみを示す図、第２図はサーボプロセッ
サ３のピッチ誤差補正データ抽出方法を示す図、第３図
はメモリ２、メモリ４と機械ストロークの関係を示す図
、第４図、第５図は本発明のアルゴリズムの説明図、第
６図はメモリ４のピッチ誤差補正データの書換えの例を
示す図である。 ■・・・ メインプロセッサ、 ２・・・ メインプロセッサ ｌのメモリ、３・・・
サーボプロセッサ、 ４・・・ サーボプロセッサ３のメモリ、５・・・ サ
ーボプロセッサ３のピッチ誤差補正データの論理トのリ
ング、 ６・・・ 書換えメモリ幅、 ７．８・−ａＰＡえタイミング、 ９、ＩＯ１＋１ −・・ 書換えメモリ、５１ ・
・・ 占換えタイミングの状態遷移、５２．５３．５４
・・・ 機械ストロークＦの位置、５５ −・・
機械ストローク。
決め装置の要部のみを示す図、第２図はサーボプロセッ
サ３のピッチ誤差補正データ抽出方法を示す図、第３図
はメモリ２、メモリ４と機械ストロークの関係を示す図
、第４図、第５図は本発明のアルゴリズムの説明図、第
６図はメモリ４のピッチ誤差補正データの書換えの例を
示す図である。 ■・・・ メインプロセッサ、 ２・・・ メインプロセッサ ｌのメモリ、３・・・
サーボプロセッサ、 ４・・・ サーボプロセッサ３のメモリ、５・・・ サ
ーボプロセッサ３のピッチ誤差補正データの論理トのリ
ング、 ６・・・ 書換えメモリ幅、 ７．８・−ａＰＡえタイミング、 ９、ＩＯ１＋１ −・・ 書換えメモリ、５１ ・
・・ 占換えタイミングの状態遷移、５２．５３．５４
・・・ 機械ストロークＦの位置、５５ −・・
機械ストローク。
Claims (1)
- モータをコントロールする１以上のサーボプロセッサと
、これらサーボプロセッサを統括するメインプロセッサ
と、サーボプロセッサ、メインプロセッサの各々に付属
したサーボプロセッサメモリ、メインプロセッサメモリ
とを有する位置決め装置において、ボールネジのピッチ
によるバラツキを予め測定し、そのデータをピッチ誤差
補正データとして機械のストローク位置に１対１に対応
させ、かつストローク位置の順にメインプロセッサメモ
リに登録してから、サーボプロセッサメモリに転送し、
機械の移動に伴ない、当該ストローク位置に対応するピ
ッチ誤差補正データをサーボプロセッサメモリから読取
ってピッチ誤差補正処理を行なうピッチ誤差補正方法に
おいて、サーボプロセッサメモリをリング構造とし、ま
ず、機械の初期位置に対応してサーボプロセッサメモリ
の容量分だけメインプロセッサメモリからサーボプロセ
ッサメモリにピッチ誤差補正データを書き込み、その後
は機械が所定距離移動する毎にメインプロセッサメモリ
の残っているピッチ誤差補正データを所定の大きさずつ
機械の移動方向に順次、メインプロセッサメモリから取
出し、サーボプロセッサメモリの機械の移動方向に対す
る論理上の領域、言いかえるとサーボプロセッサメモリ
がリング構造となっているので物理的には、リングの末
尾の領域を書き換えることを特徴とするピッチ誤差補正
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5733987A JPS63221402A (ja) | 1987-03-11 | 1987-03-11 | ピツチ誤差補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5733987A JPS63221402A (ja) | 1987-03-11 | 1987-03-11 | ピツチ誤差補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63221402A true JPS63221402A (ja) | 1988-09-14 |
Family
ID=13052811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5733987A Pending JPS63221402A (ja) | 1987-03-11 | 1987-03-11 | ピツチ誤差補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63221402A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990014622A1 (en) * | 1989-05-18 | 1990-11-29 | Fanuc Ltd | Method of rewriting pitch error correction data |
| JPH07110715A (ja) * | 1991-04-15 | 1995-04-25 | Samsung Electron Co Ltd | ロボットシステムの位置制御装置及びその制御方法 |
-
1987
- 1987-03-11 JP JP5733987A patent/JPS63221402A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990014622A1 (en) * | 1989-05-18 | 1990-11-29 | Fanuc Ltd | Method of rewriting pitch error correction data |
| JPH07110715A (ja) * | 1991-04-15 | 1995-04-25 | Samsung Electron Co Ltd | ロボットシステムの位置制御装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617660A (en) | Faulty-memory processing method and apparatus | |
| KR970007653A (ko) | 외부기억장치 및 그의 메모리 액세스 제어방법 | |
| RU2269814C2 (ru) | Способ надежной записи указателя для кольцевой памяти | |
| JPH0412863B2 (ja) | ||
| JP2835107B2 (ja) | 不揮発性半導体記憶装置のエラー訂正回路及びそのエラー訂正方法 | |
| JPH11282665A (ja) | コンピュータシステム、コンピュータシステムにおけるプログラム又はデータの修正方法、及び、コンピュータシステムへの修正プログラム又は修正データの書込方法 | |
| JPS63221402A (ja) | ピツチ誤差補正方法 | |
| JPH0122649B2 (ja) | ||
| JPS6319058A (ja) | メモリ装置 | |
| JP2001101087A (ja) | メモリ及びメモリ制御方法 | |
| US4882672A (en) | System for initialization of channel controllers utilizing address pointers calculated from multiplying sizes of data fields with device numbers | |
| JP3807012B2 (ja) | 記憶装置 | |
| US5146458A (en) | Data transfer checking system | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPH0756640B2 (ja) | 記憶装置 | |
| JP2545587B2 (ja) | ガベージコレクション方式 | |
| JPH02211530A (ja) | プログラム修正方式 | |
| JP2569801B2 (ja) | 情報処理装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPH0337722A (ja) | 情報処理装置 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPH04132092A (ja) | プログラム・リダンダンシー装置 | |
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
| JPH02153432A (ja) | Ｒｏｍの書き込み／読み出し方法 | |
| JPH0520215A (ja) | 情報処理装置 |