JPH04132092A - プログラム・リダンダンシー装置 - Google Patents
プログラム・リダンダンシー装置Info
- Publication number
- JPH04132092A JPH04132092A JP2252673A JP25267390A JPH04132092A JP H04132092 A JPH04132092 A JP H04132092A JP 2252673 A JP2252673 A JP 2252673A JP 25267390 A JP25267390 A JP 25267390A JP H04132092 A JPH04132092 A JP H04132092A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- redundancy
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム・リダンダンシー装置に係り、特に
プログラムメモリ内蔵のＬＳＩにおけるプログラムメモ
リめリダンダンシーシステムに関する。
プログラムメモリ内蔵のＬＳＩにおけるプログラムメモ
リめリダンダンシーシステムに関する。
従来、この種のプログラムメモリ内蔵型のＬＳＩでは、
メモリ内のプログラムに誤りがあった場合、ＬＳＩ製造
工程から作り直す必要があった。
メモリ内のプログラムに誤りがあった場合、ＬＳＩ製造
工程から作り直す必要があった。
前述した従来のプログラムメモリ内蔵型のＬＳＩでは、
特定アドレスのプログラム内容に誤りがあった場合、Ｌ
ＳＩ製造工程のプログラムソフトをメモリへ移植する工
程、からやり直す必要があり、多くの製造期間及び多く
の費用が発生していた。
特定アドレスのプログラム内容に誤りがあった場合、Ｌ
ＳＩ製造工程のプログラムソフトをメモリへ移植する工
程、からやり直す必要があり、多くの製造期間及び多く
の費用が発生していた。
また、ＬＳＩ外部から書き込み消去可能なプログラムメ
モリを用いても、消去用の窓等をパッケージに設ける必
要があり、パッケージのコスト及び誤消去等の問題が残
っており、量産拡販用には一度プログラムを−き込むと
、消去できない形態で、製造、販売を行なっていた。
モリを用いても、消去用の窓等をパッケージに設ける必
要があり、パッケージのコスト及び誤消去等の問題が残
っており、量産拡販用には一度プログラムを−き込むと
、消去できない形態で、製造、販売を行なっていた。
本発明のプログラム・リダンダンシー装置の構成は、内
部の第１のアドレスレジスタの出力を第１のプログラム
メモリに接続し、外部から設定されるリダンダンシー用
のアドレスメモリの出力と前記第１のアドレスレジスタ
の出力とを比較するアドレス−敷積出回路を設け、前記
アドレス−敷積出回路の出力を外部から書き込めるリダ
ンダンシー用の第２のプログラムメモリに接続し、前記
アドレス−敷積出回路の出力と前記第°１．第２のプロ
グラムメモリの出力とが接続された出力制御回路を設け
たことを特徴とする。
部の第１のアドレスレジスタの出力を第１のプログラム
メモリに接続し、外部から設定されるリダンダンシー用
のアドレスメモリの出力と前記第１のアドレスレジスタ
の出力とを比較するアドレス−敷積出回路を設け、前記
アドレス−敷積出回路の出力を外部から書き込めるリダ
ンダンシー用の第２のプログラムメモリに接続し、前記
アドレス−敷積出回路の出力と前記第°１．第２のプロ
グラムメモリの出力とが接続された出力制御回路を設け
たことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のプログラム・リダンダンシ
ー装置を示すブロック図である。
ー装置を示すブロック図である。
第１図において、本実施例のプログラム・リダンダンシ
ー装置は、アドレスレジスタ１と、プログラムメモリ２
と、出力制御回路３と、アドレス−敷積出回路４と、リ
ダンダンシー用アドレスメモリ５と、リダンダンシー用
プログラムメモリ６とを含み、構成される。
ー装置は、アドレスレジスタ１と、プログラムメモリ２
と、出力制御回路３と、アドレス−敷積出回路４と、リ
ダンダンシー用アドレスメモリ５と、リダンダンシー用
プログラムメモリ６とを含み、構成される。
アドレスレジスタ１の出力Ａ。〜Ａ、は、プログラムメ
モリ２のプログラムアドレスを指定し、さらにアドレス
−敷積出回路４へ接続している。
モリ２のプログラムアドレスを指定し、さらにアドレス
−敷積出回路４へ接続している。
リダンダンシー用アドレスメモリ５の出力ＲＡ。
〜ＲＡ、も、前記アドレス−敷積出回路４へ接続され、
出力Ａｏ〜Ａ、と出力ＲＡ、〜ＲＡ、とが一致した場合
、その一致アドレスを出力ＡＡｏ〜Ａ Ａ Ｉとして、
リダンダンシー用プログラムメモリ６のアドレスを指定
すると共に、一致検出信号を出力制御回路３へ接続する
。
出力Ａｏ〜Ａ、と出力ＲＡ、〜ＲＡ、とが一致した場合
、その一致アドレスを出力ＡＡｏ〜Ａ Ａ Ｉとして、
リダンダンシー用プログラムメモリ６のアドレスを指定
すると共に、一致検出信号を出力制御回路３へ接続する
。
リダンダンシー用プログラムメモリ６は、指定されたア
ドレスのプログラムを出力ＲＲＯ，〜ＲＲＯ，，として
出力し、出力制御回路３へ接続する。プログラムメモリ
２の出力ＲＯ，〜ＲＯ，も同じく出力制御回路３へ接続
し、出力制御回路３の出力ｏｌ〜０１を得る。
ドレスのプログラムを出力ＲＲＯ，〜ＲＲＯ，，として
出力し、出力制御回路３へ接続する。プログラムメモリ
２の出力ＲＯ，〜ＲＯ，も同じく出力制御回路３へ接続
し、出力制御回路３の出力ｏｌ〜０１を得る。
今、リダンダンシー用アドレスメモリ５にＯＦ番地を書
き込み、リダンダンシー用プログラムメモリ６に命令Ｘ
を書き込んだとすると、アドレスレジスタ１のアドレス
がＯＦを指定した時、アドレス−敷積出回路４は一致を
検出し、一致検出信号を出力制御回路３へ送り、出力制
御回路３の出力０１〜Ｏ１は、リダンダンシー用プログ
ラムメモリ６の出力ＲＲＯ１〜ＲＲＯ，と同じになり、
命令Ｘを実行する。もし、アドレス−敷積出回路４が一
致を検出しなかった場合は、一致検出信号が出す、出力
制御回路３の出力０１〜Ｏ１はプログラムメモリ２の出
力ＲＯ，〜ＲＯ，となり、リダンダンシーは行なわれな
い０本実施例のプログラミリダンダンシー装置は、かか
る問題を解決する為、誤りのあるプログラムが製造後判
明した場合、そのプログラムを指すアドレスをＬＳＩ外
部よりリダンダンシー用アドレスメモリ５へ書き込み、
さらに誤りを正したプログラムをＬＳＩ外部よりリダン
ダンシー用プログラムメモリ６に書き込み、プログラム
メモリ２のアドレスとリダンダンシー用アドレスメモリ
６のアドレスとを一致検出回路４で検出し一致した場合
、プログラムメモリ２をリダンダンシー用プログラムメ
モリ６に、出力制御回路３で切り換え、正しいプログラ
ムに書き換える。
き込み、リダンダンシー用プログラムメモリ６に命令Ｘ
を書き込んだとすると、アドレスレジスタ１のアドレス
がＯＦを指定した時、アドレス−敷積出回路４は一致を
検出し、一致検出信号を出力制御回路３へ送り、出力制
御回路３の出力０１〜Ｏ１は、リダンダンシー用プログ
ラムメモリ６の出力ＲＲＯ１〜ＲＲＯ，と同じになり、
命令Ｘを実行する。もし、アドレス−敷積出回路４が一
致を検出しなかった場合は、一致検出信号が出す、出力
制御回路３の出力０１〜Ｏ１はプログラムメモリ２の出
力ＲＯ，〜ＲＯ，となり、リダンダンシーは行なわれな
い０本実施例のプログラミリダンダンシー装置は、かか
る問題を解決する為、誤りのあるプログラムが製造後判
明した場合、そのプログラムを指すアドレスをＬＳＩ外
部よりリダンダンシー用アドレスメモリ５へ書き込み、
さらに誤りを正したプログラムをＬＳＩ外部よりリダン
ダンシー用プログラムメモリ６に書き込み、プログラム
メモリ２のアドレスとリダンダンシー用アドレスメモリ
６のアドレスとを一致検出回路４で検出し一致した場合
、プログラムメモリ２をリダンダンシー用プログラムメ
モリ６に、出力制御回路３で切り換え、正しいプログラ
ムに書き換える。
以上説明したように、本発明によれば、誤りのあるプロ
グラム、及び変更したいプログラムを、アドレス設定及
び置き換えプログラムだけを、ＬＳＩ外部から書き込む
だけで、所望の動作をさせる事が出き、修正ＴＡＴ及び
コストにおいて多大な効果がある。
グラム、及び変更したいプログラムを、アドレス設定及
び置き換えプログラムだけを、ＬＳＩ外部から書き込む
だけで、所望の動作をさせる事が出き、修正ＴＡＴ及び
コストにおいて多大な効果がある。
また本発明は、リダンダンシー用プログラムメモリでは
必要に応じて任意にメモリ容量を変えられるという効果
もある。
必要に応じて任意にメモリ容量を変えられるという効果
もある。
第１図は本発明の一実施例のプログラム・リダンダンシ
ー装置を示すブロック図である。 １・・・アドレスレジスタ、２・・・プログラムメモリ
、３・・・出力制御回路、４・・・アドレス一致検出回
路、 ５・・・リダンダンシー用アドレスメモリ、リダンダン
シー用プログラムメモリ。 ６・・・
ー装置を示すブロック図である。 １・・・アドレスレジスタ、２・・・プログラムメモリ
、３・・・出力制御回路、４・・・アドレス一致検出回
路、 ５・・・リダンダンシー用アドレスメモリ、リダンダン
シー用プログラムメモリ。 ６・・・
Claims (1)
- 内部の第１のアドレスレジスタの出力を第１のプログラ
ムメモリに接続し、外部から設定されるリダンダンシー
用のアドレスメモリの出力と前記第１のアドレスレジス
タの出力とを比較するアドレス一致検出回路を設け、前
記アドレス一致検出回路の出力を外部から書き込めるリ
ダンダンシー用の第２のプログラムメモリに接続し、前
記アドレス一致検出回路の出力と前記第１、第２のプロ
グラムメモリの出力とが接続された出力制御回路を設け
たことを特徴とするプログラム・リダンダンシー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252673A JPH04132092A (ja) | 1990-09-21 | 1990-09-21 | プログラム・リダンダンシー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252673A JPH04132092A (ja) | 1990-09-21 | 1990-09-21 | プログラム・リダンダンシー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04132092A true JPH04132092A (ja) | 1992-05-06 |
Family
ID=17240647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2252673A Pending JPH04132092A (ja) | 1990-09-21 | 1990-09-21 | プログラム・リダンダンシー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04132092A (ja) |
-
1990
- 1990-09-21 JP JP2252673A patent/JPH04132092A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051897A (en) | Single-chip microcomputer with memory patching capability | |
| JP3802411B2 (ja) | 不揮発性半導体記憶装置のデータコピー方法 | |
| US6237120B1 (en) | Program patching of a ROM | |
| TWI469052B (zh) | 具有複數修正儲存單元的程式更新系統及其方法 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPS6310234A (ja) | 割込み処理装置 | |
| JP2853593B2 (ja) | ダウンロード装置 | |
| CN101206578A (zh) | 芯片式系统的启动方法及其计算机系统媒体 | |
| JPH01154398A (ja) | 半導体記憶装置 | |
| JPS6125259A (ja) | 記憶装置の再書込制御方式 | |
| JPS63136154A (ja) | マイクロコンピユ−タ装置 | |
| JPH03211619A (ja) | データ処理装置 | |
| JPH01309421A (ja) | 誤り訂正方式 | |
| JP2597156Y2 (ja) | 評価用マイクロコンピュータ | |
| JPS63221402A (ja) | ピツチ誤差補正方法 | |
| JPH01246651A (ja) | Ｅｃｃ機構付メモリモジュールにおけるデータ書換え装置 | |
| JPS6235703B2 (ja) | ||
| JPH0476682A (ja) | マイクロコンピュータ | |
| JPH0332823B2 (ja) | ||
| JPS6142304B2 (ja) | ||
| JPH02202655A (ja) | 記憶装置 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH06131888A (ja) | 半導体ファイル装置 | |
| JPS6227424B2 (ja) | ||
| JPH02307117A (ja) | 記憶制御装置 |