JPS63227121A - デイジタル・アナログ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、変換誤差をメモリーのデータで補正し変換精
度を高めるディジタル・アナログ変換回路に関するもの
である。

従来の技術 近年、ディジタル・アナログ変換回路はＣＤプレーヤ等
の民生用ＰＣＭオーディオ！？Ｉ！で用いられるように
なり、高精度で低価格のものが要求されている。

以下、図面を参照しながら従来のディジタル・アナログ
変換回路の一例について説明する。

第６図は従来のディジタル・アナログ変換回路の回路図
を示すもので、ラダー抵抗方式と呼ばれているものであ
る。９１は電圧Ｖｒｅｆの基準電圧源、９２，９３．９
４は各入力ビットに相当するスイッチ、９５は出力増幅
器である。このディジタル・アナログ変換回路で変換精
度を上げるためには、抵抗Ｒ，２Ｒの相対精度を高くす
る必要がある。現在、モノリシンクＩＣで実現できる精
度は１０ビット程度であり、これ以上の精度を得るため
には抵抗値をレーザー光線で調整するレーザー・トリミ
ングが必要となる。

発明が解決しようとする問題点 しかしながら、上記のような構成では変換精度を上げる
ためにレーザー・トリミングを必要とし、これにより製
造工程が増加し、製造コストが高くなる。また、トリミ
ング後の素子の経年変化や温度変化による精度の劣化等
の問題を有していた。

本発明は上記問題点に鑑み、ディジタル・アナログ変換
器の変換誤差をメモリーのデータにより補正することで
変換精度を上げ、かつ、このメモリーのデータを自分自
身で求める自己校正手段を備えたディジタル・アナログ
変換回路を提供するものである。

問題点を解決するための手段 上記問題点を解決するために、本発明のディ、ジタル・
アナログ変換回路はディジタル・アナログ変換器と、こ
の変換誤差を補正するデータを記憶したメモリーと、入
力信号と前記メモリーのデータを加算し、この値を前記
ディジタル・アナログ変換器の入力および前記メモリー
のアドレスとする加算手段から構成されるディジタル・
アナログ変換回路が、この入力に交流信号を与える信号
発生手段と、前記ディジタル・アナログ変換回路の入出
力の位相を比較する手段と、前記メモリーのデータを変
更する手段とを備え、校正過程において前記信号発生手
段の出力を前記ディジタル・アナログ変換回路の入力に
与え、前記ディジタル・アナログ変換回路の入出力の位
相を比較することにより前記メモリーのデータを決定す
るようにしたものである。

作用 本発明は上記した構成により、ディジタル・アナログ変
換器の変換誤差を求め、この値をメモリーに記憶し、こ
の値を用いて変換誤差を補正することにより、レーザー
・トリミングを行なうことなく高精度のディジタル・ア
ナログ変換回路を構成できる。なお、上記ディジタル・
アナログ変換器の変換誤差はディジタル・アナログ変換
回路に交流信号を入力したときの入出力信号の位相を評
価することにより求められる。

実施例 以下、本発明の一実施例のディジタル・アナログ変換回
路について、図面を参照しながら説明する。

第１図は本発明の一実施例におけるディジタル・アナロ
グ変換回路のブロック図を示すものでなある。第１図に
おいて、１はディジタル・アナログ変換部であり、１１
はディジタル・アナログ変換器（以下ＤＡ変換器）、１
２はメモリーで１２１はアドレス入力、１２２はデータ
入出力、１３は加算手段である。２は信号発生手段、３
は位相比較手段であり、入力３１と入力３２の位相比較
を行なう。４はメモリー１２のデータを変更する手段で
ある。５は本発明の入力、６は出力である。

本発明のディジタル・アナログ変換回路には２つの動作
状態がある。一つは、入力５に与えられたアナログ信号
をディジタル信号に変換して出力６に出すもので、以下
これを変換モードと呼ぶ。

もう一つは、信号発生手段２の出力をディジタル・アナ
ログ変換部１に入力して、ＤＡ変換器１１の変換誤差を
求め、メモリー１２にこの補正データを書き込むもので
、以下これを校正モードと呼ぶ。

はじめに、変換モードにおける動作を説明する。

ディジタル・アナログ変換部１では、これに人力される
信号にメモリー１２に記憶された補正データを加算する
ことでＤＡ変換器１１の変換誤差を補正する０本実施例
ではＤＡ変換器の入力ビツト数を１２ビツト、このＤＡ
変換器で得られる精度を１０ビツトとする。メモリー１
２に記憶された補正データをディジタル・アナログ変換
部ｌに入力されるデータに加算することにより、ＤＡ変
換器１１の変換誤差を補正し、ディジタル・アナログ変
換部１は約１２ビツトの変換精度を得ることができる。

変換誤差の補正原理を以下に説明する。第２図にＤＡ変
換器１１の入出力特性を示す。前記したように、このＤ
Ａ変換器は１０ビツトの精度であるから、上位の２ビツ
トは誤差となる。ただし、入力信号の加算により変換誤
差の補正が行なえるように、入力信号の増加による上位
２ビツトの変化に対し誤差は必ず負の方向に向かうもの
とする。

このような特性を持つＤＡ変換器は、たとえばラダー抵
抗型では第３図のように構成される。

ＤＡ変換器１１の誤差を補正するために、ＤＡ変換部１
の入力信号に誤差を補正するだけの値を加算する。ＤＡ
変換部の入力Ｄｉ、ＤＡ変換器の入力信号Ｄｄ、補正値
ｄとすれば、 Ｄｄ＝Ｄｉ＋ｄ　　　　　　・・・・・・（１）と表わ
すことができる。ＤＡ変換器１１の上位２ビツトが変化
するときに、補正値ｄも変化する。

つまり、ｄはＤｄの関数になっているので、補正値ｄを
持つメモリー１２は、Ｄｄをアドレスとする。また、補
正値ｄの値はＤｄの上位２ビツトの変化で変るので、メ
モリー１２のアドレスは２ピントでよく、この容量は４
ワードである。ＤＡ変換器の特性が第２図で表わされる
とき、最適な補正データは第４図のようになる。

次に、校正モードについて説明する０校正モードは変換
モードで使用するメモリー１２のデータを求める。補正
量の値が適切であるかどうかは次のようにして判定でき
る。スイッチ７をＴ側に倒し、信号発生手段２の出力信
号をディジタル・アナログ変換する。信号発生手段２の
出力は上位２ビツトが変化する小振幅の交流信号とする
。たとえば、ヘキサ表示で３ＦＦと４００が繰り返され
るような信号である。この信号をディジタル・アナログ
変換した波形と補正量の関係を第５図に示す、（ａ）は
補正量が不足している場合であり、入出力の位相が逆相
の関係になる。　０１１は補正量が適切な場合、（Ｃ１
は補正量が過剰な場合であり、入出力の位相関係は同相
になる。この性質を用い、最適な補正量を求める。まず
、メモリー１２のアドレス０にＯを書き込み、信号発生
手段２の出力信号をディジタル・アナログ変換部１に入
力し、この入出力の位相関係を調べる。これが逆相であ
れば補正量が不足しているので、メモリー１２のアドレ
ス１のデータを１つ増加する。同様にして、メモリー１
２のアドレスＩのデータを一つずつ増加させながら入出
力の位相関係を調べ、これが同相となるときのメモリー
の値が最適な補正量となる。

ここで求められたメモリーの値をｄｌとする０次に、信
号発生手段２の出力信号をヘキサ表示で７ＦＦと８００
が繰り返す信号として、メモリー１２のアドレス２の値
を求める。まず、アドレス１１の値を０としてアドレス
２のデータを増加してゆき、ディジタル・アナログ変換
部１で入出力の位相が同相関係になる時のアドレス２の
データがｄ２°であるのなら、メモリーのアドレス２に
おける補正データの値ｄ２は、 ｄ２＝ｄ、＋ｄ２’　　　　　・・・・・・（２）とな
る。

次に、信号発生手段２の出力信号をヘキサ表示でＢＦＦ
とＣＯＯが繰り返す信号としてメモリーのアドレス３の
値を求める。まず、アドレス２の値をＯとしてアドレス
３のデータを増加してゆき、ディジタル・アナログ変換
部１で入出力の位相が同相関係になる時のアドレス３の
データがｄｓ。

であるのなら、メモリーのアドレス３における補正デー
タの値ｄ８は、 ｄｓ−ｄ２＋ｄ８’　　　　　−・・・−・ｆ３１とな
る。

以上の過程により、メモリー１２の補正データｄ、、ｄ
、、ｄ８が求められる。また、メモリー１２のデータの
変更はスイッチ１４をＴ側に倒し、データを変更する手
段４により行なわれる。

なお、実施例においてディジタル・アナログ変換器のビ
ット数を１２、精度を１０ビツトとしたがこれに限定さ
れるものではない。

発明の効果 以上のように本発明は、ディジタル・アナログ変換器と
、この変換誤差を補正するデータを記憶したメモリーと
、入力信号と前記メモリーのデータの加算を行なう加算
手段により構成されるディジタル・アナログ変換回路が
、補正データの値を自分自身で求める手段を備えること
により、製造時にレーザー・トリミングを行なうことな
（高精度のディジタル−アナログ変換回路を実現するこ
とができる。

【図面の簡単な説明】

第１図は本発明の第１の一実施例におけるディジタル・
アナログ変換回路のブロック図、第２図は第１図のディ
ジタル・アナログ変換器の入出力特性図、第３図は第１
図のディジタル・アナログ変換器の回路図、第４図は第
１図のディジタル・アナログ変換器の変換誤差を補正す
るためのメモリーのデータを示す図、第５図はメモリー
による補正量とディジタル・アナログ変換回路の入出力
波形の関係図、第６図は従来のディジタル・アナログ変
換回路の回路図である。 ■・・・・・・ディジタル・アナログ変換部、２・・・
・・・信号発生手段、３・・・・・・図形、４・・・・
・・メモリーのデータを変更する手段、５・・・・・・
ディジタル・アナログ変換回路入力、６・・・・・・デ
ィジタル・アナログ変換回路出力、７・・・・・・スイ
ッチ、１２・・・・・・メモリー、１３・・・・・・加
算手段、１４・・・・・・スイッチ、９１・・・・・・
基準電圧源、９２，９３．９４・・・・・・ビット・ス
イッチ、９５・・・・・・増幅器。 Ｅ’−ｆに９１Ｌｒ″ａ７’ｆ４杏５ 第２図 （へ呵ｒ） 第３図 第５図

Claims (1)

【特許請求の範囲】
1. ディジタル・アナログ変換器と、この変換誤差を補正す
   るデータを記憶したメモリーと、入力信号と前記メモリ
   ーのデータを加算し、この値を前記ディジタル・アナロ
   グ変換器の入力および前記メモリーのアドレスとする加
   算手段から構成されるディジタル・アナログ変換部と、
   この入力に交流信号を与える信号発生手段と、前記ディ
   ジタル・アナログ変換回路の入出力の位相を比較する手
   段と、前記メモリーのデータを変更する手段とを備え、
   校正過程において前記信号発生手段の出力を前記ディジ
   タル・アナログ変換回路の入力に与え、前記ディジタル
   ・アナログ変換回路の入出力の位相を比較することによ
   り前記メモリーのデータを決定することを特徴とするデ
   ィジタル・アナログ変換回路。