JPS63228797A - 回路基板の製法 - Google Patents

回路基板の製法

Info

Publication number
JPS63228797A
JPS63228797A JP62063043A JP6304387A JPS63228797A JP S63228797 A JPS63228797 A JP S63228797A JP 62063043 A JP62063043 A JP 62063043A JP 6304387 A JP6304387 A JP 6304387A JP S63228797 A JPS63228797 A JP S63228797A
Authority
JP
Japan
Prior art keywords
film
resin
wiring pattern
base material
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62063043A
Other languages
English (en)
Inventor
邦彦 戸倉
健治 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62063043A priority Critical patent/JPS63228797A/ja
Priority to KR88002485A priority patent/KR0122726B1/ko
Publication of JPS63228797A publication Critical patent/JPS63228797A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂成形体の二次元的及び三次元的表面にC
uの配線パターンが形成された回路基板の製法に関する
〔発明の概要〕
本発明は、Cu膜とM膜より成る積層基材のCu膜に配
線パターンを形成した後、これと樹脂とを一体に成形し
、この後M膜を除去することにより、樹脂成形体の二次
元的及び三次元的表面にCuの配線パターンをその表面
が樹脂面と同一面となるように形成することができるよ
うにしたものである。
〔従来の技術〕
樹脂成形体の二次元的及び三次元的表面に回路パターン
を形成するための従来方法である例えばコネソク(Ko
nec )法とラージq フト(Two 5hot)法
について説明する。
コネソク法による工程を第3図を参照して説明する。
先ず第3図Aに示すように、表面に離型処理を施した特
殊紙(21)を用意し、導電性のインクを印刷してイン
クr4(22)を形成する。
次に第3図Bに示すように、全面に接着剤を塗布して接
着剤層(23)を形成する。
次に第3図Cに示すように、この特殊紙(2I)を樹脂
成形した基板(24)に貼り付けた後、特殊1(21)
を剥離する。
次に第3図りに示すように、無電f@銅メンキを施すこ
とにより、インクff1(22)の周囲にCu層(25
)を形成する。
次にツーショット法による工程を第4図を参照して説明
する。
先ず第4図Aに示すように、触媒の添加された樹脂を使
用して射出成形で最初の成形部分(3I)を作る。
次に第4図Bに示すように、Cu層を形成すべき部分を
除いて最初の成形部分(31)の周囲に2番目の成形部
分(32)を射出成形で作る。
次に第4図Cに示すように、クロム酸処理を施して0u
fy1を形成すべき部分にクロム酸(33)を付着させ
る。
次に第4図りに示すように、無電解銅メッキを施してク
ロム酸(33)の付着した部分に00層(34)を形成
する。
〔説明がIW決しようとする問題点〕
上述したコネック法によれば、特殊な導電性インクを使
用するため、微細パターンを形成することができず、ま
た印刷後金属粉が下に沈降するという問題点が生じてい
た。更に、第3図Cに示すようにインクJi(22)の
形成された特殊紙(21)を基板(24)に貼り付けて
剥すことによりインク層(22)を基板(24)に転写
する際、特に被転写面が三次元の場合、しわが発生し易
いという欠点もある。加えて第3図りに示すように、イ
ンク層(22)に無電解銅メッキを施すため、密着性及
びその後の半田性に問題があった。
次のツーショット法によれば、最初の成形部分(31)
の樹脂として触媒入りの特殊な樹脂が必要であり、2番
目の成形部分(32)の樹脂としては最初の成形部分(
31)の樹脂より成形温度の高い樹脂が必要である。ま
た、2番目の成形部分(32)を射出成形するための金
型は、形状が複雑で加工が困難であるため、微細パター
ンの形成が難しく、設計変更が困難である上、コスト的
にも高いという欠点がある。加えて、最初の成形部分(
31)の樹脂と2番目の成形部分(32)の樹脂との良
好な密着性を得ることが困難であるという問題点もある
。そして、本製法によれば、数m1llの厚い基板しか
作製することができず、基板の厚さをそれ以下にするこ
とができないという問題点がある。
本発明は、上記問題点を解決することができる回路基板
の製法を提供するものである。
〔問題点を解決するための手段〕
本発明に係る回路基板の製法においては、Cu膜(2)
とM膜fl)より成る積層基材(3)の少くとも(JL
I膜(2)上にレジスト層(4)を形成する工程と、レ
ジスト層(4)に対して露光、現像し、所定のレジスト
パターン(4a)を形成する工程と、レジストパターン
(4a)をマスクとしてエツチングし、Cuの配線パタ
ーン(2a)を形成する工程と、Cuの配線パターン(
2a)が形成された基材(3)と一体に樹脂成形する工
程と、NQ膜(1)を除去する工程を有する。
〔作用〕
本発明によれば、Cuの配線パターン(2a)が形成さ
れた基材(3)と一体に樹脂成形した後、Ai2MQ(
11を除去することにより、Cuの配線パターン(2a
)がその表面と樹脂(7)面とが一致するように形成さ
れた回路基板となる樹脂成形体(8)を作製することが
できる。また、Cuの配線パターン(2a)は、ホトリ
ソブラフイエ程で形成するため、微細な配線パターン(
2a)の形成が可能になる。
〔実施例〕
図面を参照して本発明の詳細な説明する。
先ず第1図Aに示すように、厚さ10μmのM膜(1)
上に厚さ18μm又は35μ丘のCu膜(2)を形成す
ることにより積層基材(クラッド)(3)を作製する。
次に第1図Bに示すように、Cu19(21上及びAQ
膜(1)上にポジ型レジストを塗布してレジスト層<4
) 。
(5)を形成する。
次に第1図Cに示すように、Cu膜(2)上のレジスト
Jtffl (41に対して露光及び現像を行って所定
のレジストパターン(4a)を形成する。
次に第1図りに示すように、この債層基材(3)に対し
てエツチングを施してCuの配線パターン(2a)を形
成した後、レジスト! (4) 、 (51を除去する
次に第1図Eに示すように、Cuの配線パターン(2a
)上に耐熱性の接着剤を塗布して接着剤I′F!(6)
を形成する。
次に第1図Fに示すように、このCuの配線パターン(
2a)が形成された基材(3)を例えばシャーシを作製
する射出成形機(図示せず)の金型内に配線パターン(
2a)が樹脂(7)側を向くように配置し、樹脂(7)
を一体に成形する。具体的な樹脂(7)としては、ポリ
エーテルエーテルケトン(PEEK) 、ポリエーテル
サルホン(PBS)、ポリエーテルイミド(PEI)−
ポリフェニルサルファイド(1)PS)、ポリサルホン
(PSI”)等の熱可塑性樹脂又はエポキシ樹脂等の熱
硬化性樹脂を使用することができる。
次に第1図Gに示すように、エツチングでM膜(1)を
除去することによりCuの配線パターン(2a)を露出
させる。
第1図Hは、上記のようにしてCuの配線パターン(2
a)が内面に形成された樹脂成形体(8)の斜視図であ
る。第1図G及びHに示すように、本実施例によれば、
樹脂成形体(8)の内面にCuの配線パターン(2a)
をその表面部分のみを露出させて、残りが樹脂(7)中
に埋め込まれるように形成することができる。
第2図に他の実施例を示す。
先ず第2図Aに示すように、厚さ10μmのM膜(1)
の上に離型剤を塗布して形成した離型層(9)を介して
厚さ35μmのCu膜(2)を形成することにより積層
基材(クラッド)(3)を作製する。
次に第2図Bに示すように、Cu膜(2)上とM膜(1
)上にポジ型レジストを塗布してレジスI−75(4)
 、 (5)を形成する。
次に第2図Cに示すように、Cu膜〔2)上のレジス)
 層(41に対して露光及び現像を行って所定のレジス
トパターン(4a)を形成する。
次に第2図りに示すように、この積層基材(3)に対し
てエツチングを施してCuの配線パターン(2a)を形
成した後、レジスト層(41、(5)を除去する。
次に第2図Eに示すように、耐熱性の接着剤を塗布して
接着剤層(6)を形成する。
次に第2図Fに示すように、このCuの配線パターン(
2a)が形成された基材(3)を射出成形機の金型(1
0)内に配置し、樹脂(7)を注入して基材(3)と一
体に成形する。
第2図Gは、このようにして成形した樹脂成形体(8)
を示す。そして、第2図Hに示すように、基材(3)の
M膜(1)を離型層(9)と共に剥離することにより、
内面にCuの配線パターン(2a)がその表面と樹脂(
7)面とが一致するように形成された樹脂成形体(8)
を得る。
上記実施例より明らかであるが、本発明を上述した従来
例と比較した場合、次のような利点を有している。
先ず、コネソク法に対しては、(i)配線パターンを印
刷法ではなく、ホトリソグラフィで形成するため微細化
が可能である。(ii )導体部分がポリマー系ではな
く、銅であるため、導電性が高く、直接半田付けするこ
とができる、(iii )特殊紙、特殊インクは不要で
あり、成を基材の一部として使用するため、コスト的に
有利である。
また、ツーショット法に対しては、(i)製作が困難な
金型が不要となる、(ii)配線パターンの変更は、ホ
トマスクの変更だけで済む、(iii )触媒入りの特
殊な樹脂は必要ではなく、樹脂の種類を特に選ぶ必要は
ない、(iv )無電解銅メッキにはかなりの時間を要
するが、本発明によればCu膜の形成にロール作業が可
能であるため、製造時間を短縮することができる。
〔発明の効果〕
本発明によれば、回路基板となる樹脂成形体の二次元的
及び三次元的表面にCuの配線パターンをその表面部分
を残して樹脂中に埋め込まれるように、且つ微細パター
ンで形成することができる。
このため、シャーシ、コネクタ、配線板等の特に摺動部
に回路パターンを形成する場合に好適である。また、こ
れにより配線バクーンが微細パターンであっても、剥M
強度を強くすることができろ。
そして、本発明により配線パターンと樹脂成形体とが一
体となった回路基板を連続的に製造することができる。
【図面の簡単な説明】
第1図へ〜Hは実施例の工程図、第2図A−TIは他の
実施例の工程図、第3図A−Dは従来例の工程図、第4
図A−Dは他の従来例の工程図である。 (1)はAl2Il!J、 f2)はCu膜、(3)は
積M基材、(41、(51はレジスト層、(4a)はレ
ジストパターン、(7)は樹脂、(8)は樹脂成形体で
ある。

Claims (1)

  1. 【特許請求の範囲】  Cu膜とAl膜より成る積層基材の少くともCu膜上
    にレジスト層を形成する工程と、 上記レジスト層に対して露光、現像し、所定のレジスト
    パターンを形成する工程と、 上記レジストパターンをマスクとしてエッチングし、C
    uの配線パターンを形成する工程と、上記Cuの配線パ
    ターンが形成された基材と一体に樹脂成形する工程と、 上記Al膜を除去する工程 を有する回路基板の製法。
JP62063043A 1987-03-18 1987-03-18 回路基板の製法 Pending JPS63228797A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62063043A JPS63228797A (ja) 1987-03-18 1987-03-18 回路基板の製法
KR88002485A KR0122726B1 (en) 1987-03-18 1988-03-10 A manufacturing process of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62063043A JPS63228797A (ja) 1987-03-18 1987-03-18 回路基板の製法

Publications (1)

Publication Number Publication Date
JPS63228797A true JPS63228797A (ja) 1988-09-22

Family

ID=13217909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62063043A Pending JPS63228797A (ja) 1987-03-18 1987-03-18 回路基板の製法

Country Status (1)

Country Link
JP (1) JPS63228797A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216892A (ja) * 1989-02-17 1990-08-29 Nippon Koudoshi Kogyo Kk 印刷配線板用積層体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60164392A (ja) * 1984-02-07 1985-08-27 日本電産コパル株式会社 回路板の形成方法
JPS61288489A (ja) * 1985-06-17 1986-12-18 キヤノン株式会社 成形回路基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60164392A (ja) * 1984-02-07 1985-08-27 日本電産コパル株式会社 回路板の形成方法
JPS61288489A (ja) * 1985-06-17 1986-12-18 キヤノン株式会社 成形回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216892A (ja) * 1989-02-17 1990-08-29 Nippon Koudoshi Kogyo Kk 印刷配線板用積層体

Similar Documents

Publication Publication Date Title
JPH035078B2 (ja)
JPS63228797A (ja) 回路基板の製法
JPH0779191B2 (ja) 立体配線板の製造方法
JPH0821776B2 (ja) 両面回路基板の製法
JP2566424B2 (ja) 導電性回路転写箔およびその製造法
JP2001127409A (ja) メッキ転写原版およびその製造方法とそれを用いた電子部品の製造方法
JPH08228066A (ja) 電子部品搭載基板およびその製造方法
JP3740869B2 (ja) 微細パターンの製造方法およびそれを用いたプリント配線板
JP2947963B2 (ja) 印刷配線板の製造方法
JPS6372189A (ja) 回路板の製造方法
JPH0218985A (ja) 成形印刷回路基板の製造方法
JPH04221879A (ja) ジャンパー部を有するプリント回路基板およびその製法
JPS6372192A (ja) 回路板の製造方法
JPS61176139A (ja) 混成集積回路およびその製造方法
JPH0384989A (ja) 立体配線基板の製造方法
JP2522968B2 (ja) 印刷回路転写箔およびその製造法
JPH0378289A (ja) 立体配線基板の製造方法
JP3240822B2 (ja) 射出成形回路部品の製造方法
JPH04239795A (ja) 射出成形回路部品の製造方法
JPS5877292A (ja) 印刷配線板の製造方法
JPS63104396A (ja) ハウジングの表面に回路パタ−ンを一体的に形成する方法
JPS63209196A (ja) 印刷配線板の製造方法
JPH0378291A (ja) 立体配線基板の製造方法
JPS63198396A (ja) 印刷配線板の製造方法
JPH01268094A (ja) 電気回路板の製造方法