JPS6180917A - 符号化回路 - Google Patents
符号化回路Info
- Publication number
- JPS6180917A JPS6180917A JP20203284A JP20203284A JPS6180917A JP S6180917 A JPS6180917 A JP S6180917A JP 20203284 A JP20203284 A JP 20203284A JP 20203284 A JP20203284 A JP 20203284A JP S6180917 A JPS6180917 A JP S6180917A
- Authority
- JP
- Japan
- Prior art keywords
- bit word
- code conversion
- circuit
- state
- rom22
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
の符号化回路に関する。
一般に＋ ｍＢｎＢ符号変換においでは、複数の符号変
換表が使用されるが、これらの符号変換表は複数の読み
出し専用メモリ（以下、 ＲＯＭと呼ぶ）に書き込まれ
ている。複数のＲＯＭからの出方データを選択するため
のディスノぐリティ（ｎビットワード中の”１″の数か
ら”０”め数を引いたもの）情報は、 ＲＯＭの余剰ビ
ットに書き込まれており、これをデコードし現在のステ
ートと比較して次のステートを決定する。決定されたス
テートに対応するＲＯＭからの出力データはデータセレ
クタで選択される。
換表が使用されるが、これらの符号変換表は複数の読み
出し専用メモリ（以下、 ＲＯＭと呼ぶ）に書き込まれ
ている。複数のＲＯＭからの出方データを選択するため
のディスノぐリティ（ｎビットワード中の”１″の数か
ら”０”め数を引いたもの）情報は、 ＲＯＭの余剰ビ
ットに書き込まれており、これをデコードし現在のステ
ートと比較して次のステートを決定する。決定されたス
テートに対応するＲＯＭからの出力データはデータセレ
クタで選択される。
一例として、 ５８６Ｂ符号変換装置の符号化回路を例
にとり１図面を参照しながら説明する。
にとり１図面を参照しながら説明する。
符号化回路の説明に先立ち、 ５Ｂ６Ｂ符号変換則につ
いて説明する。
いて説明する。
第２図を参照して、ステー） １ （２）においてアイ
スｚｆ ｌ）ティ＋２（−２）の６ビノトワードが出力
された後に、ステートを１から２（２がら１）へと変化
させる。すなわち、符号化回路としては、出力された６
ピノトワードのディスノリティを検出し、 ＋２、−２
の場合は次に出力する６ビノトワート０のステートを変
化させることが必要である。
スｚｆ ｌ）ティ＋２（−２）の６ビノトワードが出力
された後に、ステートを１から２（２がら１）へと変化
させる。すなわち、符号化回路としては、出力された６
ピノトワードのディスノリティを検出し、 ＋２、−２
の場合は次に出力する６ビノトワート０のステートを変
化させることが必要である。
なお、このような符号変換則は符号化のピット数に応じ
て異るが、変換則そのものは周知の手法であらかじめ定
められている。
て異るが、変換則そのものは周知の手法であらかじめ定
められている。
第３図は従来の方式による符号化回路である。
入力としての５ピツトワードｌはＲＯＭ２．３にアドレ
スとして与えられる。ＲＯＭ ２ 、３からそれぞれ出
力される６ピノトワード４．５は、データセレクタ１１
に与えられる。データセレクタ１１ではステートセレク
ト回路９からのセレクト信号ｌＯに従って２つのデータ
のうち一方が選択されて出。
スとして与えられる。ＲＯＭ ２ 、３からそれぞれ出
力される６ピノトワード４．５は、データセレクタ１１
に与えられる。データセレクタ１１ではステートセレク
ト回路９からのセレクト信号ｌＯに従って２つのデータ
のうち一方が選択されて出。
力される。
ＲＯＭ ２ 、３からはデータと同時にｆ（ステート情
報６がデコード回路７に与えられる。デコード回路７で
は、２つのＲＯＭ２．．３から出力されたディスノリテ
ィ情報をデコードし、ステートセレクト回路９へ送出す
る。ステートセレクト回路９では、デコード回路７から
の情報８と現在のステート情報とから次にセレクトする
データを決定しデータセレクタ１１に送出する。
報６がデコード回路７に与えられる。デコード回路７で
は、２つのＲＯＭ２．．３から出力されたディスノリテ
ィ情報をデコードし、ステートセレクト回路９へ送出す
る。ステートセレクト回路９では、デコード回路７から
の情報８と現在のステート情報とから次にセレクトする
データを決定しデータセレクタ１１に送出する。
以上のように、従来の方式では、デコード回路。
データセレクト回路が必要不可欠であり、さらにステー
トセレクト回路が複雑で、簡単化しにくいという欠点を
持つ。
トセレクト回路が複雑で、簡単化しにくいという欠点を
持つ。
本発明の目的は、１つのＲＯＭにすべての符号変換表全
書き込んでおくことにより、データセレクト回路を不要
とし、さらにデコード回路、ステートセレクト回路を簡
単な回路にて実現できるｍＢｎＢ符号変換装置の符号化
回路を提供することにある。
書き込んでおくことにより、データセレクト回路を不要
とし、さらにデコード回路、ステートセレクト回路を簡
単な回路にて実現できるｍＢｎＢ符号変換装置の符号化
回路を提供することにある。
本発明は１ｍビットワードを入力し、予め決められた複
数個の符号変換表の中から予め決めら、れた使用規則に
よりひとつ選択し、ｎビットワードに変換するｍＢｎＢ
符号変換回路で、すべての符号変換表をひとつの読み出
し専用メモリ内に書き込み、 １ｍビットワ
ード入力と同時に読み出し専用メモリ内のひとつの変換
表を選び出すｔビット信号を与える手段を備えることに
より、同じｍビットワード入力に対し異ったｎビットワ
ードを出力することを特徴とした符号化回路である。
数個の符号変換表の中から予め決めら、れた使用規則に
よりひとつ選択し、ｎビットワードに変換するｍＢｎＢ
符号変換回路で、すべての符号変換表をひとつの読み出
し専用メモリ内に書き込み、 １ｍビットワ
ード入力と同時に読み出し専用メモリ内のひとつの変換
表を選び出すｔビット信号を与える手段を備えることに
より、同じｍビットワード入力に対し異ったｎビットワ
ードを出力することを特徴とした符号化回路である。
以下に本発明の詳細な説明する。
第１図は本発明の符号化回路の実施例である。
従来のＲＯＭ ２ 、 ＲＯＭ ３とデータセレクタ１
１との機能を１つのＲＯＭ ２２に持たせたことによシ
、データセレクト回路が不要であり、７′コ一ド回路も
非常に簡単でステートセレクト回路２５の一部となるほ
ど、より簡単な構成にて従来と同等の機能を具備してい
る。
１との機能を１つのＲＯＭ ２２に持たせたことによシ
、データセレクト回路が不要であり、７′コ一ド回路も
非常に簡単でステートセレクト回路２５の一部となるほ
ど、より簡単な構成にて従来と同等の機能を具備してい
る。
この回路の動作を説明する。入力された５ビツトワード
２１はＲＯＭ２２のアドレスに与えられる。
２１はＲＯＭ２２のアドレスに与えられる。
このとき、同時にアドレスの一部としてステートセレク
ト信号２６が与えられており、要求されるＲＯＭ ２２
内の符号変換表の中から入力された５ビツトワードに対
応する６ビノトワード２３とそのディスパリティ情報２
４が出力される。ガイスノｌ） ティ情報はステートセ
レクト回路２５に与えられ、現在のステートと比較し次
に選択する符号変換表に対応する通常１ビツトのステー
トセレクト信号２６をｎｏｐ１２２ Ｈｃ送出する。Ｒ
ＯＭ ２２の中には、第３図のＲＯＭ ２ 、３に書き
込まれている符号変換表が両方とも書き込まれている。
ト信号２６が与えられており、要求されるＲＯＭ ２２
内の符号変換表の中から入力された５ビツトワードに対
応する６ビノトワード２３とそのディスパリティ情報２
４が出力される。ガイスノｌ） ティ情報はステートセ
レクト回路２５に与えられ、現在のステートと比較し次
に選択する符号変換表に対応する通常１ビツトのステー
トセレクト信号２６をｎｏｐ１２２ Ｈｃ送出する。Ｒ
ＯＭ ２２の中には、第３図のＲＯＭ ２ 、３に書き
込まれている符号変換表が両方とも書き込まれている。
本発明によれば、簡単かつ安価な符号変換装置の符号化
回路が実現できるという効果がある。
回路が実現できるという効果がある。
第１図は本発明の実施例を示すブロック図、第２図は符
号変換則の一例を示した図、第３図は従来の符号化回路
のブロック図。 図中、２，３・・ＲＯＭ 、 ７・・デコード回路、９
・・・ステートセレクト回路、１１・・・データセレク
タ。 ２２・ＲＯＭ 、 ２４・・ディスパリティ情報、２５
・・・ステートセレクト回路、２６・・ステートセレク
ト第１図 第２図 ｄ＝−Ｚ
号変換則の一例を示した図、第３図は従来の符号化回路
のブロック図。 図中、２，３・・ＲＯＭ 、 ７・・デコード回路、９
・・・ステートセレクト回路、１１・・・データセレク
タ。 ２２・ＲＯＭ 、 ２４・・ディスパリティ情報、２５
・・・ステートセレクト回路、２６・・ステートセレク
ト第１図 第２図 ｄ＝−Ｚ
Claims (1)
- １、ｍビットワードを入力し、予め決められた複数個の
符号変換表の中から予め決められた使用規則によりひと
つ選択し、ｎビットワードに変換するｍＢｎＢ符号変換
回路において、すべての符号変換表をひとつの読み出し
専用メモリ内に書き込み、前記ｍビットワード入力と同
時に前記読み出し専用メモリ内のひとつの変換表を選び
出すｌビット信号を与える手段を備えることにより、同
じｍビットワード入力に対し異ったｎビットワードを出
力することを特徴とした符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20203284A JPS6180917A (ja) | 1984-09-28 | 1984-09-28 | 符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20203284A JPS6180917A (ja) | 1984-09-28 | 1984-09-28 | 符号化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180917A true JPS6180917A (ja) | 1986-04-24 |
Family
ID=16450796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20203284A Pending JPS6180917A (ja) | 1984-09-28 | 1984-09-28 | 符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180917A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229921A (ja) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | 符号変換装置 |
| JPS6449427A (en) * | 1987-08-20 | 1989-02-23 | Matsushita Electric Industrial Co Ltd | Code converter |
| JPH0253328A (ja) * | 1988-08-18 | 1990-02-22 | Nec Corp | 符号化回路 |
| JPH02118989A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | 読出し専用メモリ回路 |
| JPH03243042A (ja) * | 1989-10-30 | 1991-10-30 | Internatl Business Mach Corp <Ibm> | シリアル・リンクを介してコマンドを伝送する方法 |
-
1984
- 1984-09-28 JP JP20203284A patent/JPS6180917A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229921A (ja) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | 符号変換装置 |
| JPS6449427A (en) * | 1987-08-20 | 1989-02-23 | Matsushita Electric Industrial Co Ltd | Code converter |
| JPH0253328A (ja) * | 1988-08-18 | 1990-02-22 | Nec Corp | 符号化回路 |
| JPH02118989A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | 読出し専用メモリ回路 |
| JPH03243042A (ja) * | 1989-10-30 | 1991-10-30 | Internatl Business Mach Corp <Ibm> | シリアル・リンクを介してコマンドを伝送する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4868571A (en) | Digital to analog converter | |
| US6275175B1 (en) | Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa | |
| US4617552A (en) | Method and apparatus for converting a digital data | |
| JPS6180917A (ja) | 符号化回路 | |
| CA1129101A (en) | Decoder having a true and a complement output | |
| US20060028367A1 (en) | Memory devices having single bit bus structure with current mode signaling and methods of operating same | |
| JPS60206223A (ja) | 符号化回路 | |
| JPH08316847A (ja) | 可変長符号の復号装置 | |
| JP2001216741A (ja) | コード変調装置及び変調方法 | |
| JPS601648B2 (ja) | コード変換装置 | |
| JP2842094B2 (ja) | ハフマン復号回路 | |
| JPH1185467A (ja) | 選別方法および選別回路 | |
| JPH0253328A (ja) | 符号化回路 | |
| JPS62266800A (ja) | 半導体記憶装置 | |
| JPH02171027A (ja) | Ｒ―２ｒ型ｄ／ａ変換器 | |
| JPS61192139A (ja) | フレ−ム変換回路 | |
| JPH03106228A (ja) | ４／１１符号符号化回路 | |
| JPH10154937A (ja) | ディジタルアナログコンバータ | |
| JPS585128U (ja) | エンコ−ド回路 | |
| JPH04150623A (ja) | 符号化回路 | |
| JPH0181797U (ja) | ||
| JPH05325582A (ja) | Ｐ−ｒｏｍ内蔵型半導体装置のデータ入出力方法 | |
| JPH0583143A (ja) | データ変換装置 | |
| JPS5958698A (ja) | 半導体集積記憶装置 | |
| JPH05307889A (ja) | 符号化回路 |