JPS63232703A - 増幅装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は増幅装置に係り、特に入力信号のレベルおよび
レベル調整回路を含む増幅回路の増幅率を検知し、増幅
回路の出力信号を予測演算することにより、増幅回路の
増幅素子の動作点および電源電圧を可変する構成にした
増幅装置に関する。

（従来の技術） 近年、オーディオのソース（信号源）は、従来のアナロ
グ信号のレコード、テープに加えて、デジタル信号が再
生出来るＣＤ（コンパクト　ディスク）が普及してきて
いる。このＣＤは特性上、数々の特長があるが、ダイナ
ミックレンジについては９０数ｄＢ以上となっている。

従って、増幅回路も従来より大きなダイナミックレンジ
に対応する必要があって、増幅回路の電源電圧を最大入
力信号でもクリップしないように大きくし、増幅素子の
動作点もそれに対応して設定した増幅回路がある。

しかし、上記増幅回路は入力信号レベルが大きい時でも
正しい信号が得られるように動作点および電源電圧が設
定されているため、入力信号のレベルが小さい時は必要
以上の動作電流が流れることになる。

しかも、最大入力信号が増幅回路に供給される時間の割
合は小さいものであり、はとんどの時間は無駄な電流が
出力段の増幅素子に流れ、発熱、消費電力の効率および
開型の耐久性において、好ましいものではなかった。

これらの問題点を解決するために、増幅回路に供給され
る入力信号レベルを検出し、そのレベルに対応して増幅
回路の出力段の増幅素子の動作点および電源電圧を可変
する構成の増幅装置が従来よりあった。

第２図は上記した従来の増幅装置の回路図であり、同図
において、入力端子２０に供給された音楽等のアナログ
信号は増幅回路２１で増幅後、出力端子２２に出力され
るようになっている。また入力端子２０に供給された信
号は制御回路２３によりレベルが判別され、このレベル
に応じてｌ・ランジスタよりなるスイッチ２４が制御さ
れる。

入力端子２５は図示しない回路より直流電圧ＶＪが供給
されており、この電圧ＶＪｔは他端が接地された大容量
のコンデンサＣ２の一端およびダイオードＤ３を順方向
に介して、増幅回路２１に駆動電源として供給されてい
る。

入力端子２６も同様に図示しない回路より直流電圧ｖｈ
が供給されており、この電圧ｖｈは他端が接地された大
容量のコンデンサＣ３の一端およびスイッチ２４を介し
て、増幅回路２１に供給されている。ここでは電圧ｙｈ
　＞ＶＪとする。

以上構成の増幅装置において、入力端子２０に供給され
ている信号が所定レベル以下の時は、制御回路２３はこ
れを検出し、スイッチ２４を開成し、入力端子２５より
の低い方の電圧ＶＪＩが増幅回路２１に供給される。

ここで、入力端子２０に供給されている信号が所定レベ
ル以上になると、制御回路２３はこれを検出し、スイッ
チ２４を開成し、入力端子２６よりの高い方の電圧ｖｈ
が増幅回路２１に供給されるので、増幅回路２１は入力
レベルが大きい信号に対してもクリップすることなく増
幅して出力端子２２に信号が取り出されるようになって
いる。

ダイオードＤ３はスイッチ２４が開成された時、コンデ
ンサＣ３よりコンデンサＣ２に充電電流が流れて、電圧
ｖｈが低下しないようにするために挿入しである。

また、コンデンサＣ３の容量はスイッチ２４を閉成した
時に、増幅回路２１の持つ静電容量により電圧ｖｈが低
下しないよう、大容量にする必要がある。

（発明が解決しようとする問題点） 以上のように、従来の増幅装置は増幅回路の出力信号を
判別するのに、入力信号レベルのみを検出することによ
り予測していたが、実際には、仮に入力信号レベルが一
定であっても、試聴者がレベル調整回路、いわゆるボリ
ウムを調整することにより増幅回路の出力信号レベルが
変動するので、入力信号レベルのみを検出しただけで、
増幅回路の増幅素子の動作点および増幅回路に供給する
電源電圧を変化させることは、適切でなく、歪が生ずる
と言う問題点があった。

（問題点を解決するための手段） 本発明は上記問題点を解決するために、増幅しようとす
る入力信号を遅延回路により遅延した後に増幅し、前記
遅延回路の遅延時間内に、前記入力信号のレベルを検出
し、この検出レベルに対応して、増幅回路の増幅素子の
動作点および増幅回路に電源を供給する電源回路の出力
電圧を変化させるようにした増幅装置において、前記入
力信号のレベルを検出する第１のピーク検出回路と、前
記増幅回路の入力信号のレベルを調整するレベル調整回
路の入力信号のレベルを検出する第２のピーク検出回路
と、前記増幅回路の出力信号のレベルを検出する第３の
ピーク検出回路と、前記第３のピーク検出回路の出力信
号を前記第２のピーク検出回路の出力信号で割算する割
算回路と、この割算回路の出力信号と前記第１のピーク
検出回路の出力信号とを掛算する掛算回路と、この掛算
回路の出力信号と前記第１のピーク検出回路の出力信号
とを切換えるゲート回路とを備え、前記第１または第２
のピーク検出回路の出力信号が所定レベル以上の時は、
前記Ｓ算回路の出力信号をもとに前記増幅回路の動作点
および電ｍ電圧を可変し、前記第１または第２のピーク
検出回路の出力信号が所定レベル以下の時は、前記第１
のピーク検出回路の出力信号をもとに前記増幅回路の動
作点および電源電圧を可変するようにしたことを特徴と
する増幅装置を提供する。

（実施例） 第１図は本発明の増幅装置の一実施例を示すブロック系
統図である。同図において、１は増幅しようとするデジ
タル信号が供給される入力端子群であり、この入力端子
群１に供給された信号はセレクタ２、Ｄ　Ｉ　Ｒ（Ｄ　
１ａｉｔａｌ　　Ｉ　ｎｔｅｒｆａｃｅ　　Ｒｅｃｅｉ
ｖｃｒ　）　３、遅延回路４、Ｄ／Ａｌンバータ５、レ
ベル調整回路６、増幅回路７をそれぞれシリアルに介し
て出力端子８に供給されている。

前記ＤＩＲ３、Ｄ／Ａコンバータ５および増幅回路７の
それぞれの出力信号は制御回路９に供給されており、こ
の制御回路９の出力信号は増幅回路７と電源回路１０と
にそれぞれ供給され、更にこの電源回路１０の出力電圧
は増幅回路７に供給されている。

上記制御回路９はＤ／Ａコンバータ１１、ピーク検出回
路Ｐ１〜Ｐ３、判別回路１２、ドライバ１３、比較回路
Ｃ０Ｍ２．増幅回路ＡＭＰ、ゲート回路ＧＡより構成さ
れ、更に判別回路１２は割算回路ＤＩＶ、掛算回路Ｍｔ
ＪＬ、比較回路Ｃ０Ｍ１より構成されている。

ＤＩ’Ｒ３の出力信号は、Ｄ／Ａコンバータ１１を介し
てピーク検出回路Ｐ１に、Ｄ／Ａコンバータ５の出力信
号はピーク検出回路Ｐ２に、増幅回路７の出力信号はピ
ーク検出回路Ｐ３にそれぞれ供給されている。

上記ピーク検出回路Ｐ２．Ｐ３の各出力信号は割算回路
ＤＩＶに供給され、この割算回路ＤＩＶの出力信号は、
ピーク検出回路Ｐ１の出力信号と共に掛算回路ＭＵＬに
供給されている。ピーク検出回路ＰＩ、Ｐ２の各出力信
号はそれぞれ増幅回路ＡＭＰ、比較回路Ｃ０Ｍ２に供給
され、増幅回路ＡＭＰの出力信号、および掛算回路ＭＵ
Ｌの出力信号はゲート回路ＧＡの２つのそれぞれの入力
端子に供給されている。

また、比較回路Ｃ０Ｍ２の出力信号はゲート回路ＯＡの
制御端子に供給され、このゲート回路ＧＡの出力信号は
、比較回路Ｃ０Ｍ１を介してドライバ１３に供給され、
このドライバ１３の出力信号は制御回路９の出力信号と
して増幅回路７と電源回路１０とにそれぞれ供給されて
いる。

第３図は第１図の動作、説明用の波形図、第４図は電源
回路１０の部分回路図、第５図は第１図の動作説明用の
レベル図である。

次に、本発明の増幅装置の一実施例の動作を説明する。

入力端子群１には、例えばＣＤプレーヤ、デジタルテー
プレコーダ等よりのデジタル信号が供給され、これらの
信号の内、所望の信号がセレクタ２により選択される。

選択された信号はＤＩＲ３によりエラー訂正およびシリ
アルデジタル信号への処理がなされ、遅延回路４により
時間ｔｄだけ遅延後、Ｄ／Ａコンバータ５によりアナロ
グ信号に変換される。

第３図（Ａ）図示の信号ａは遅延回路４の入力信号に対
応するアナログ信号であり、同図（Ｂ）図示の信号すは
Ｄ／Ａコンバータ５の出力信号である。このアナログの
信号すはレベル調整回路６により所望のレベルに調整さ
れた後、増幅回路７により増幅されて、出力端子８を介
して図示しないスピーカ等に供給されて、音として再生
される。

一方、制御回路９に供給されたＤＩＲ３よりの信号はＤ
／Ａコンバータ１１によりアナログ信号に変換された後
、ピーク検出回路Ｐ１によりここでは、全波整流された
値が出力される。

この時、Ｄ／Ａコンバータ１１は、判別回路１２がレベ
ルを判別出来る程度の品質のアナログ信号が得られれば
良いので、供給されるデジタル信号中、上位半分程度の
ビットをアナログ信号に変換すれば良い。

更に、Ｄ／Ａコンバータ５、増幅回路７の各出力信号は
各々ピーク検出回路Ｐ２．Ｐ３にそれぞれ供給され、こ
のピーク検出回路Ｐ２．Ｐ３は供給された信号を全波整
流して送出する。

上記ピーク検出回路Ｐ１〜Ｐ３が送出した電圧値をそれ
ぞれ■１〜ｖ３とすると、割算回路ＤＩ■はＶ３／Ｖ２
を演算することにより、レベル調整回路６と増幅回路７
との総合の増幅率ＡＶが得られる。

この増幅率ＡＶは試聴者がレベル調整回路６、いわゆる
ボリウムを調整することにより変化するものであるが、
上記のように演算がされる。

ｌｉ）算回路ＭＵＬはピーク検出回路Ｐ’　＋が送出し
た電圧値■１と増幅率ＡＶを掛けることにより、遅延時
間ｔｄ後の増幅回路７の出力信号レベル■０を演算し、
予知した事になる。

ここで、比較回路Ｃ０Ｍ２よりの制御信号により、ゲー
ト回路ＧＡが掛算回路ＭＵＬの出力信号を通過させてい
るとする。この時、上記出力信号レベルＶＯは比較回路
Ｃ０Ｍ１で予め設定された基準値と比較される。

但し、出力信号レベルＶＯは大きい値となるので、判別
回路１２を構成するＩＣ等の動作電圧を考慮して、実際
には、ピーク検出回路Ｐ３は係数０．１８を掛けた値を
送出し、逆に増幅前の値は小さいので、ピーク検出回路
Ｐ１．Ｐ２は係数３．２を掛けた値を送出している。

それで、比較回路ＣＯＭＩは出力信号レベルｖＯが所定
値になったと判断すると、検知信号をドライバ１３に送
出する。レベルが所定値以上である時５ｔｏと遅延回路
４の遅延時間ｔｄとの和の時間だけ第３図（Ｃ）図示の
ような論理Ｈのパルス信号Ｃを生成する。このパルス信
号Ｃによりドライバ１３は、電源回路１０より増幅回路
７に供給している電源電圧および増幅回路７の動作点を
切換える。

ところが、入力端子群１に入力信号が供給されていない
時、または入力信号が音楽のピアニシモの場合では、ピ
ーク検出回路ＰＩ、Ｐ２の出力信号レベルは零または低
い値となる。

従って、掛算回路Ｍ（ＪＬおよび割算回路０１Ｖの動作
が不安定になり易く、また増幅回路７の出力信号レベル
が低く、これを演算予知する必要がないので、ピーク検
出回路Ｐ１の出力信号は増幅回路ΔＭＰで増幅後、比較
回路Ｃ０Ｍ１に供給されるようにしている。

ここでは、比較回路Ｃ０Ｍ２が０．６７Ｖ以下を検出し
た時、ゲート回路ＧＡは増幅回路ＡＭＰの出力信号を通
過させるように制御される。

第５図の横軸はレベル調整回路６の入力電圧であり、縦
軸はレベル調整回路６と増幅回路７との総合の増幅度で
ある。同図において、直線Ａは出力端子８に得られる出
力電圧が１０．９５Ｖ（２（Ｖ／６Ω）のラインを示し
、比較回路Ｃ０Ｍ１はこの直線Ａを超えると、増幅回路
７の電源電圧および動作点を切換えている。

直線Ｂ　ハ同Ｌ；　＜　出力Ｎ圧力３２．８６Ｖ（１８
０Ｗ　／６Ｑ　）のラインで、これ以上の領域では、出
力端子８に得られる出力電圧がクリップすることを示し
ている。例えば、入力電圧はＤ／Ａコンバータ５の規格
より最大２■であり、増幅回路７の利得を４５ｄＢとす
ると、出力電圧がクリップしないためには、レベル調整
回路６で２０．７（１Ｂ以上の減衰をしなければならな
い。

上記とは逆に、レベル調整回路６で減衰が零であっても
、出力電圧がクリップしないためには、入力電圧は０．
６７Ｖ以下でなければならない。

そこで比較回路Ｃ０Ｍ２が０．６７Ｖ以下を検出した時
、ゲート回路ＧＡは増幅回路ＡＭＰの出力信号を通過さ
せるように制御している。

第４図は電源回路１０の一部分を示す整流回路１０’で
あり、同図において信号Ｃが論理しの時、スイッチＳは
ｉ側に、信号Ｃが論理１」の時、スイッチＳはｈ側にそ
れぞれ接続されるようになっている。

スイッチＳがｉ側に接続されている期間、図示しない回
路より入力端子１５を介して供給される交流電圧ｖ７が
ダイオードＤ１により整流されて、コンデンサＣ１で平
滑されて直流電圧Ｖｌとして増幅回路７に供給される。

ここで、スイッチＳがｉ側よりｈ側に接続されると、入
力端子１６を介して供給される交流電圧ｖｈ（ｖＡ　＜
ｖｈ　）がダイオードＤ２により整流されて、直流電圧
ｖｈとしてコンデンサＣ１に供給される。

そこで、コンデンサＣＩの端子の電圧は電圧Ｖｌから電
圧ｖｈに、第３図（Ｄ）図示のように時間ｔｃを要して
上昇する信号ｄが得られることになる。この時間【Ｃは
遅延時間ｔｄ以内になるように、コンデンサＣ１の静電
容量を考慮して、整流回路系のインピーダンスを予め設
定しておく。

更に、電源電圧の切換えと同時に、ドライバ１４よりの
論理Ｈの信号により増幅回路７の増幅素子の動作点を上
記電源電圧に対応させて、最適値に切換えている。

以上のＪ：うに、増幅回路７は所定レベル以上の入力信
号が遅延時間ｔｄだけ遅れて供給されるので、その時に
は増幅回路７の電源電圧は上昇し、動作点は最適値に変
化するように制御されているので、急激なパルス状の大
振幅の入力信号が増幅回路７に供給されても、信号の欠
落や歪を生ずることなく増幅できる。

なお、上記実施例は電源回路１０の電圧の切換は２段階
であったが、判別回路１２の判別段階を更に多くし、電
源回路の１０の電圧切換段数を多くすることも可能であ
る。

（発明の効果） 本発明によれば、試聴者がボリウム（レベル調整回路）
を調整しても、増幅しようとする入力信号を遅延するこ
とにより増幅する前に、入力信号のレベルが増幅回路の
出力信号はどれだけのレベルになるかを演筒検知して、
増幅回路の増幅素子の動作点と電源電圧とを最適値に変
化するようにしているため、信号の欠落や歪のない出ツ
ノ信号が得られると共に、電力効率の良い増幅装置が得
られ、更に入力信号が供給されていない時、または入力
信号が音楽のピアニシモのように、信号レベルが零また
は低い場合でも上記動作点と電源電圧との調整が安定に
行なえるという特長がある。

【図面の簡単な説明】

第１図は本発明の増幅装置の一実施例を示すブロック系
統図、第２図は従来の増幅装置の回路図、第３図は第１
図の動作説明用の波形図、第４図は電源回路１０の部分
回路図、第５図は第１図を説明するためのレベル図であ
る。 １・・・入力端子群、２・・・セレクタ、３・・・ＤＩ
Ｒ（Ｄ　１ｏｉｔａｌ　　Ｉ　ｎｔｅｒｆａｃｅ　　Ｒ
ｅｃｅｉｖｅｒ　）、４・・・遅延回路、５，１１・・
・Ｄ／Ａコンバータ、６・・・レベル調整回路、７．Ａ
ＭＰ・・・増幅回路、８・・・出力端子、９・・・制御
回路、１０・・・電源回路、１２・・・判別回路、１３
・・・ドライバ、ＣＯＭＩ。 Ｃ０Ｍ２・・・比較回路、ＤＩＶ・・・割算回路、ＧＡ
・・・ゲート回路、ＭＵＬ・・・掛算回路、Ｐ１〜Ｐ３
・・・ピーク検出回路。 輩５図 Ｙ４図

Claims (1)

【特許請求の範囲】
1. 増幅しようとする入力信号を遅延回路により遅延した後
   に増幅し、前記遅延回路の遅延時間内に前記入力信号の
   レベルを検出し、この検出レベルに対応して、増幅回路
   の増幅素子の動作点および電源電圧を変化させるように
   した増幅装置において、前記入力信号のレベルを検出す
   る第１のピーク検出回路と、前記増幅回路の入力信号の
   レベルを調整するレベル調整回路の入力信号のレベルを
   検出する第２のピーク検出回路と、前記増幅回路の出力
   信号のレベルを検出する第３のピーク検出回路と、前記
   第３のピーク検出回路の出力信号を前記第２のピーク検
   出回路の出力信号で割算する割算回路と、この割算回路
   の出力信号と前記第１のピーク検出回路の出力信号とを
   掛算する掛算回路と、この掛算回路の出力信号と前記第
   １のピーク検出回路の出力信号とを切換えるゲート回路
   とを備え、前記第１または第２のピーク検出回路の出力
   信号が所定レベル以上の時は、前記掛算回路の出力信号
   をもとに前記増幅回路の動作点および電源電圧を可変し
   、前記第１または第２のピーク検出回路の出力信号が所
   定レベル以下の時は、前記第１のピーク検出回路の出力
   信号をもとに前記増幅回路の動作点および電源電圧を可
   変するようにしたことを特徴とする増幅装置。