JPS632361A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS632361A
JPS632361A JP14486586A JP14486586A JPS632361A JP S632361 A JPS632361 A JP S632361A JP 14486586 A JP14486586 A JP 14486586A JP 14486586 A JP14486586 A JP 14486586A JP S632361 A JPS632361 A JP S632361A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
terminal
sealing body
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14486586A
Other languages
English (en)
Inventor
Kazuo Shimizu
一男 清水
Akiro Hoshi
星 彰郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14486586A priority Critical patent/JPS632361A/ja
Publication of JPS632361A publication Critical patent/JPS632361A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路(以下においてICという)
の如き電子装置に関し、特に面実装型の電子装置に適用
して好適な技術に関する。
〔従来の技術〕
ICはデバイス技術の向上にともなって益々小型化され
るようになり、実装面積を向上し得る形状として面実装
型ICが多用されるようになってきた。
上記面実装型ICについては、”「電子材料」(198
5年2月号1発行所工業pl査会、p33〜35)に記
載されている。その概要は1面取付実装タイプのうちP
LCCおよびSOGと呼ばれているものは、封止体の側
面に設けられた外部接続端子が5字型に形成されている
、というものである。
本発明者等は、上記面実装型ICの効率的運搬、更に運
搬時における外部接続端子の変形等の低減について検討
した。以下は、公知とされた技術ではないが、本発明者
等によって検討された技術であり、その概要は次のとお
りである。
すなわち、上記面実装型ICを運搬する場合、マガジン
ケースに横方向に順次収納していた。上記面実装型IC
では、外部接続端子が封止体の側面に突出し、その先端
部が゛J字型に形成されているのであるから、外部接続
端子が互いに接触したり、或いは外部接続端子と隣接す
るICの封止体とが接触する。
〔発明が解決しようとする問題点) 上記接触があると、外部接続端子は薄い銅版等からなっ
ているので、容易に変形する。したがって面実装時に、
所定の回路パターン上に外部接続端子が配置されな(な
り、半田付は不良等が発生しやすくなる。これらの事故
を低減するため、外部接続端子をテーピングする等の方
法が検討されたのであるか、作業性がよくない。
そこで、面実装型ICを縦方向に積層してマガジンケー
スに収納することを検討した。しかし、この方法では、
外部接続端子が5字型に形成されているので、その先端
部が下方に配置されたICの封止体の側面に接触する。
この場合、外部接続端子どうしの接触はないが、封止体
に接触するので、上記変形が起こりや丁いことが本発明
者等によって明らかにされた。
このような経緯から、外部接続端子と封止体との接触を
防止すれば、外部接続端子の不所望な変形を低減し得ろ
ことに気付き、本発明を提案するに至った。
本発明の目的は、外部接続端子の変形を低減し得るパッ
ケージ構造の電子装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書および添付図面から明らかになるであろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち1面実装型ICの封止体の第1主面、換言すれ
ば実装時に下面となる面に外部接続端子の先端を近接さ
せて形成する。この形成は、封止体の一側面から突出し
た外部接続端子を5字型に形成したものでよ(、更に上
記下面から外部接続端子を突出し、その先端部を下面に
沿って外側方向に折り曲げた構造であってもよい。そし
て、封止体の上記下面に対抗する第2主面、換言すれば
封止体の上面に切りかき部を形成する。
この切りかき部は、ICをマガジン内で積層したとき上
側に配置されたICの外部接続端子が接触する位置に形
成されるものである。
〔作用〕
上記した手段によれば、筒状のマガジンケース内に面実
装型ICを積層して収納しても、上部に配置されたIC
の外部接続端子が上記切りかき部内に配置され、下部に
配置されたICの外部接続端子はもとよりその封止体に
も接触することがなく、運搬中における外部接続端子に
不要な力が加えられない。そして外部接続端子の不所望
な変形を低減する。という本発明の目的を達成すること
ができる。
〔実施例−1〕 以下、第1図および第2図を参照して本発明を適用した
電子装置の第1実施例を説明する。第1図は本発明を適
用した電子装置(面実装WIC)の斜視図、第2図は積
層してマガジンケースに収納した形態を示す要部の断面
図である。
本実施例の特徴は、面実装型ICの上側パッケージの外
周囲に外部接続端子との接触を避けるための切りかき部
を形成したことにある。
面実装型ICIにおいて、2は上側パッケージ、3は下
側パッケージであり、本発明でいう封止体に相当するも
のである。そして上側パッケージ2と下側パッケージ3
との境界に相当する位置から外部接続端子4が封止体外
に突出せしめられている。外部接続端子4の先端部は、
第2図に示すようにほぼ5字型に変形され、封止体の第
1主面、換言すれば下側面に溢う3ζ5にして設けられ
ている。
ここで注目すべきことは、上記第1主面に対向するパッ
ケージの第2主面すなわち上側パッケージ2の外周囲に
切りかき部5が形成されていて、ICIを積層したとき
、外部接続端子4が上側パッケージ2に接触しないよう
になされていることである。
すなわち、面実装型ICIは、第2図に示すようにf#
′J型状のマガジンケース11に順次収納される。ここ
でICI aと1bとを例に述べると、ICI aの外
部接続端子がICI bの切りかき部5に恰も填め込ま
れたように配置される。切りかき部5の深さと幅とは、
外部接続端子4の厚さ、長さを勘案して決定され、上記
状況において外部接続端子4が上側パッケージ2に接触
しないようになされている。
この結果、第2図に示すように多数のICIをマガジン
ケース11内に積層しても、外部接続端子4がマガジン
ケース11の内壁面以外に接触しない。外部接続端子4
に余分な力が加えられることがなく、各外部接続端子4
の不所望な変形が低減される。
なお、マガジンケース11の中空部横断面の大きさは、
ICIの平面の形状に合せて形成されている。従って、
第2図のようにICIを積層して収納した場合、ICI
が横方向にずれることは殆どなく、外部接続端子4が押
しつぶされる、といった不都合が低減されるようになさ
れている。
上記収納方法には、外部接続端子4の変形を低減するこ
と以外に大きな利点がある。
すなわち、マガジンケース11の内側面には、外部接続
端子4の側面がほぼ均一の力で接触する。
従って、マガジンケース11を導電可能な物質、例えば
カーボンを混入した合成樹脂で形成すれば、各外部接続
端子4を同電位になすことができる。
この結果、ICIを運搬する際の静電破壊を低減するこ
とができ、上記外部接続端子4の変形低減と相まってI
CIの不良を大幅に低減することができる。
上記封止体構造のICは、下記の如き効果を奏するもの
である。
ill  面実装型ICの外部接続端子を下側パッケー
ジの下側面に配置し、この下側面に対抗する他の側面に
相当する上側パククージの外周囲に切りかき部を形成し
て、上記面実装型ICを積層したときの上記外部接続端
子と上側パッケージとの接触を無くてるようにしたので
、上記ICを積層したとき外部接続端子に不要な力が加
わることがな(、外部接続端子の変形を低減する、とい
う効果が得られる。
(21上記+13により、上記ICを実装する際に所定
の回路パターン上に所定の外部接続端子を正確に配置す
ることができ、半田付は不良等の事故を低減する、とい
う効果が得られる。
13+  上記+13により、ICを運搬中に発生しが
ちな外観不良を低減する、という効果が得られる。
(4) ICの外部接続端子がマガジンケースの内側面
にほぼ均一に接触するので、マガジンケースな導電可能
に形成することにより、外部接続端子を同電位罠な丁こ
とかでき、ICの静電破壊を低減する、という効果が得
られる。
(5)上記(11により、ICをマガジンケース内に積
層して収納し得るので、ICの自動実装が容易になる、
という効果が得られる。
〔実施例−2〕 次に、第3図を参照して本発明の第2実施例を説明する
なお、本実施例と上記第1実施例との相違点は、封止体
の形状、外部接続端子の形成位置にある。
面実装型IC21は、SOJタイプに属するものであり
、上側パッケージ22と下側パッケージ23とは長手状
に形成されている。そして外部接続端子24は、上記同
様に5字型に形成され、その先端部は下側パッケージ2
3の下側面に配置されている。
一方、′上側パッケージ22の上側面で、積層時に上記
外部接続端子24が接触する位置には図示のように長手
状の切りかき部25が形成されている。IC21を積層
する場合、外部接続端子24は、切りかき部25に填め
込まれるようになる。
従って、上記第1実施例で述べたように、マガジンケー
ス(図示せず)内にIC21を収納した場合、外部接続
端子24の変形が低減される。
本実施例に示すICは、上記第1実施例と同様の効果を
奏するうえに、下記の効果を奏する。
1611cの封止体の形状に拘らず、外部接続端子が下
側バックージの下側面に配置されていれば、E側パッケ
ージに上記外部接続端子との接触な避けるための切りか
き部を形成することにより、外部接続端子を変形させる
ことなくICを積層して運搬することができる。
〔実施例−3〕 次K、第1図を参照して本発明の第3笑施例を説明する
なお、本実施例に示す封止体の形状は、上記IC1,2
1の何れに適用してもよいが、説明の便宜のためIC1
に適用して説明″1−ろ。
すなわち、上記各実施例に示すようにICを積層した場
合、各ICが横方向に若干ずれることが予想される。特
にマガジンケース11に収納して横倒しになったときに
互いに位置ずれしやすい。
また、マガジンケース11から出した状態で2〜3個、
或いはそれ以上のICIを積層することも考えられる。
、このような場合、工C1がくずれないようにしておけ
ば、余計な摩擦もなく、外部接続端子4の変形低減のう
えからも好ましい。
そこで、下側パッケージ3の側面に上側パッケージ2が
填め込まれ、両者の位置ずれを低減する段差部31を形
成した。上記段差部31を形成することにより、積層し
たICIの横方向の位置ずれが殆どなくなる。
したがって、上記各実施例で説明したICに本実施例で
述べた段差部31を形成することにより、下記の効果を
奏する。
(7)下側パッケージの側面に形成された段差部に他の
ICの上側パッケージの突部な填め込み、ICの横方向
への位置ずれ、パッケージとパッケージの摩擦を低減し
たので、マガジンケースからICを出した状態でICを
積層しておくことができ、ICの取り扱いが容易になる
、という効果が得られる。
(8)上記(7)により、パッケージの摩擦による静電
破壊が低減する、という効果が得られる。
以上に、本発明者等罠よってなされた発明を実施例にも
とづき具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変形可能であることはいうまでもない。例えば、外部接
続端子は下側パック−ジの下側面から突出し、パッケー
ジの外側方向に延長される形状であってもよい。
更に、上側パッケージの上側面に低面部を形成してIC
11t識別するための文字1図形等を印刷するようにし
てもよい。この場合、パッケージの上側面と下側面とが
積層時に摩擦しても、上記文字等の消去がなく外観不良
が低減される。
以上の説明では、主として本発明者等によってなされた
発明をその背景となった利用分野である面実装型ICに
適用した場合について説明したが、それに限定されるも
のではなく、各種ICを積層する際に広く利用すること
ができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明丁れば、下記のとおりであ
る。
すなわち、封止体の下側面に外部接続端子を形成し、上
記封止体の上側面の上記外部接続端子の形成位置に対抗
する位置に切りかき部を形成する。
そして複数のICを積層したとき、上部に配されたIC
の上記外部接続端子が下部に配されたICの上記切りか
き部に填め込まれるようになし、外部接続端子が上記封
止体に接触することなく積層するものである。この結果
、複数のICをマガジンケース等に積層して収納しても
外部接続端子が変形することがな(、実装時の位置決め
が正確圧なされるので、半田付は不良等が低減され、か
つICの外観不良を低減することもできる。
【図面の簡単な説明】
第1図および第2図は本発明を適用した電子装置の第1
実施例を示すものであり、 第1図は上記電子装置の形状を示す斜視図。 第2図は上記電子装置をマガジンケースに積層して収納
した状況を示す要部の断面図、第3図は°本発明の第2
実施例を示す電子装置の斜視図、 第1図は本発明の第3実施例を示す電子装置の要部の断
面図をそれぞれ示すものである。 1.21・・・面実装型IC12,22・・・上側パッ
ケージ、3.23・・・下側パッケージ、5,25・・
・切りかき部、4,24・・・外部接続端子、11・・
・マガジンケース。 代理人 弁理士  小 川 勝 男 第  2  図

Claims (1)

    【特許請求の範囲】
  1. 1、半導体チップと、一端が上記半導体チップに電気的
    に接続され他端が封止体外に突出し、かつ上記封止体の
    一側面に沿って折り曲げられた外部接続端子と、上記外
    部接続端子の先端が対峙する封止体の第1主面に対向す
    る第2主面に、上記第1主面によって形成された一部の
    面に垂直方向に対応する上記外部接続端子の少なくとも
    曲げ分に相当する切り欠き部を形成した封止体と、をそ
    れぞれ具備したことを特徴とする電子装置。
JP14486586A 1986-06-23 1986-06-23 電子装置 Pending JPS632361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14486586A JPS632361A (ja) 1986-06-23 1986-06-23 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14486586A JPS632361A (ja) 1986-06-23 1986-06-23 電子装置

Publications (1)

Publication Number Publication Date
JPS632361A true JPS632361A (ja) 1988-01-07

Family

ID=15372191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14486586A Pending JPS632361A (ja) 1986-06-23 1986-06-23 電子装置

Country Status (1)

Country Link
JP (1) JPS632361A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194954A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd 半導体装置及びそれを実装した電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194954A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd 半導体装置及びそれを実装した電子装置

Similar Documents

Publication Publication Date Title
EP0104051B1 (en) Noise protection for a packaged semiconductor device
EP0759637A2 (en) Semiconductor package and mounting method
KR840009177A (ko) 집적회로모듈 및 그 제조방법
JP6649192B2 (ja) 半導体装置の梱包方法
JPS62249456A (ja) 電子装置
US3832480A (en) Intermediate package and method for making
JPS6348183B2 (ja)
JPS632361A (ja) 電子装置
JPH03289162A (ja) 面実装型電子部品
JPH06177501A (ja) メモリモジュール
JP4822845B2 (ja) キャリヤテープ、及び電子部品の梱包体、並びに電子部品の梱包方法
JP4986464B2 (ja) スロット付基板
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JPS62263667A (ja) 電子装置
JP3024943B2 (ja) Qfpプラスチック表面実装半導体電力装置
JPS6342513Y2 (ja)
JPS6216552A (ja) 半導体装置
JPH06255673A (ja) 電子部品収納用キャリアテープ
CN220491882U (zh) 一种封装结构
JP3784637B2 (ja) 半導体装置およびその収納容器並びに実装構造体
JPS635248Y2 (ja)
JPS63152162A (ja) 半導体装置
JPH0722542A (ja) 半導体装置および半導体装置の実装構造
US5380952A (en) Integrated circuit package with stabilizer bar
JPH0436118Y2 (ja)