JPS63237603A

JPS63237603A - 利得制御回路

Info

Publication number: JPS63237603A
Application number: JP7036187A
Authority: JP
Inventors: Ko Koyama; 小山　鋼
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-26
Filing date: 1987-03-26
Publication date: 1988-10-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明はデジタル信号処理回路等に用いられる利得制
御回路に関する。

（従来の技術）テレビジョンシステム、ビデオテープレコー′ダ等の信
号伝送系においては、受信側で元の信号振幅を再現する
ために、利得制御回路が必要である。この種の利得制御
回路として、従来ｆｆ１２図に示すような回路が知られ
ている。

入力信号Ｘは、乗算器１１の一方の入力端子に供給され
る。乗算器１１の他方の入力端子には；Ｍ分器１６の出
力信号（以下ゲイン信号にと称する）が供給される。こ
のゲイン信号にの大きさをＧｏと記すことにする。

乗算器１１は、ゲイン信号Ｋに応じて利得制御され、出
力信号Ｙを導出する。出力信号Ｙは、出力レベル検出器
１２にも供給される。レベル検出器１２は、出力信号Ｙ
の振幅（以下出力レベルＬと称する）を検出し、これを
レベル比較器１４の一方の入力端子に供給する。出力レ
ベルＬの大きさを８と記すことにする。

一方レベル比較器１４の他方の入力端子には、制御目標
値であるリファレンスレベルＲが与えられる。レベル比
較器１４は、リファレンスレベルＲと出力レベルＬを比
較し、その差でおるエラー信号Ｅを得、これを〜１倍の
利１坪を持った増幅器１５に供給する。増幅器１５の出
力は、積分器１６に供給され積分される。以下リファレ
ンスレベルＲの大きさをＮ、エラー信号の大ささを７と
記すことにする（Ｚ＝Ｎ−８）。

積分器１６は、所定の周期で、増幅器１５から供給され
た数１直ＺＭと、元から保持していた数値Ｇｏを加算し
、加算した結果、ＧＯ＋ＺＭを新たに保持し、これをゲ
イン信号にとして乗算器１１に供給する。

今、入力＜ｚ　ｑ　ｘの振幅（入力レベル）をＡとする
と、出力レベルＬの大きさＢは、Ｂ＝Ａ−Ｇ。

となる。

一方、出力レベル＠Ｎにするために必要なゲイン信号Ｋ
（以下目標ゲインという）の値ＧＲは、Ｇ　Ｒ＝　Ｎ　
／Ａであるから、系を収束させるために積分器１６に加
算しなければならない値ΔＧは、ΔＧ＝ＧＲ−Ｇ。

＝Ｎ／Ａ−１ｏｙＡ＝　　（Ｎ−８＞／△−＝Ｚ／Ａである。

この値は、分母にＡがあるため、入力レベルに依存する
。即ち、エラー信号の大きさＺが同じ場合、系が収束す
るまで積分器１６に加締しなければならない値が、入力
レベルによって変ることになる。

この結果、上記の回路は、系の収束時間が入力レベルに
よって異なり、入力レベルが小さいほど遅くなる。しか
しながら、一般に利得制御回路の収束時間には制約があ
る。つまり、収束時間（速度）が短か（速）すぎると、
ノイズにまで感応してその影響を受けやすくなる。一方
、収束時間が遅いと、長時間にわたり振幅レベルが安定
せずに系が不安定であ゛す、正常な信号処理を始めるま
での時間が長くなってしまう。

（発明が解決しようとする問題点）上記ように、従来の利得制御回路は、収束速度が入力信
号レベルに依存するため、最適な収束速度で収束する入
力信号範囲が限られていた。

そこでこの発明は、良好な収束速度で収束することので
きる入力信号レベルの範囲を拡大した利１７制罪回路を
提供することを目的とする。

［発明の備成１（問題点を解決するための手段）この弁明は、利得制御を受けた出力信号レベルとリファ
レンスレベルとの差信号を積分器で加締する際に、上記
差信号を入力信号レベルで除弾してから、ｖＪ分する手
段を設Ｃブ、その積分出力をゲイン信号として乗算器に
供給するものである。

（作　用）上記のように、差信号を入力信号レベルで除算するので
、入力信号レベルが小さいときには積分器に加Ωづる値
を大きくし、入力信号レベルが大きいときには積分器に
加算する値を小さくすることができる。このことは、入
力信号レベルの大きさに応じてゲイン信号の可変率が変
ることであり、系の収束時間が入力信号レベルの大小に
応じて従来の如く大きく変化しないことである。これに
より、良９Ｉな収束時間を持つ入力信号レベルの範囲を
拡大できる。

（実施例）以下この弁明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、入力信号Ｘは、乗
算器１１の一方の入力端子に供給されるとともに、本発
明の特徴部を成す入力レベル検出器２１に入力される。

乗算器１１の他方の入力端子には、積分器１６の出力信
号、つまりゲイン信号Ｋが供給される。

乗算器１１は、ゲイン信号Ｋに応じて利１７制御され、
出力信号Ｙを導ａ３する。ここて、出力信号Ｙは、ｆｆ
１ｌ検出手段としての出力レベル検出器１２にも供給さ
れる。出力レベル比較器１２は、出カイを号Ｙの振幅、
つまり出力レベルＬを検出し、これをレベル比較器１４
の一方の入力端子に供給する。

一方、レベル比較器１４の使方の入力端子には、制σ口
目標値であるリファレンスレベルＲが与えられている。

レベル比較器１４は、リファレンスレベルＲと、出力レ
ベルＬとを比較し、その差であるエラー信号Ｅを、Ｍ倍
の利得を持った増幅器１５に供給する。

ここで、増幅器１５の出力（よ、除算器２２の一方の入
力端に供給される。除算器２２の他方の入力端には、入
力レベル検出器２１で検出した入力レベルＡが供給され
る。除算器２２の除口結果は、積分器１６に入力され、
その積分出力がゲイン信号にとして出力される。

上記の回路において、入力レベルがＡ、初期のゲインが
Ｇｏとすると、系が収束するためには、積分器１６に ΔＧ＝Ｚ、／Ａを加偉しなければならない。この加算値と入力レベルＡ
との関係をみると、次のようになる。

入力レベルＡ１と、ｎＡ１の２つの入力信号を考えた場
合、系が収束するために積分器１６に加算し【すればな
らない値は、各々Ｚ／Δ１と、Ｚ／ｎＡ１であり、１：
１／ｎの関係を持つ。本回路では、この場合積分器１６
に加算する値が各々ＭＺ／Ａ１と、ＭＺ／ｎＡ１になり
、１　：　１７’ｎ　ニなる。このことは、入力レベル
八が小さい信号はど、積分器１６に加算する値が大きく
なり、入力ｆｚ号の大小にかかわらず収束時間が〜定に
保ｌこれることを意味する。

［発明の効果］以上説明したように本弁明は、簡単な構成により、良好
な収束速度で系を安定状態に引き込み、入力信号レベル
の許容範囲が広い利得ｉ＋Ｉｌ　ｒｉＤ回路を提供でき
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は従
来の利得制御回路を示す図である。１１・・・乗算器、１２・・・出力レベル検出器、１・
１・・・レベル比較器、１５・・・増幅器、１６・・・
積分器、２１・・・入力レベル検出器、２２・・・除痺
器。

Claims

【特許請求の範囲】

乗算器への入力信号のレベルを検出する入力レベル検出
手段と、前記乗算器の出力信号のレベルを検出する出力
レベル検出手段と、前記出力レベル検出手段からの出力
レベルと制御目標値であるリファレンスレベルとの差で
ある誤差信号を検出する誤差検出手段とを具備し、前記
誤差信号を前記入力レベル検出手段で得られた入力レベ
ルで除算する除算手段と、前記除算手段で得られた除算
結果を積分し、積分出力を前記乗算器にゲイン信号とし
て与える積分手段とを具備したことを特徴とする利得制
御回路。