JPS63240660A - 複合コンピユ−タシステム - Google Patents
複合コンピユ−タシステムInfo
- Publication number
- JPS63240660A JPS63240660A JP7565687A JP7565687A JPS63240660A JP S63240660 A JPS63240660 A JP S63240660A JP 7565687 A JP7565687 A JP 7565687A JP 7565687 A JP7565687 A JP 7565687A JP S63240660 A JPS63240660 A JP S63240660A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- computer system
- central processing
- communication control
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複合コンピュータシステムに関し、特に、複
合コンピュータシステムを構成するコンピュータシステ
ム間の通信に関する。
合コンピュータシステムを構成するコンピュータシステ
ム間の通信に関する。
従来の技術
従来、複数のコンピュータシステムから構成される複合
コンピュータシステムの各コンピュータシステム間の通
信には、コンピュータシステムのチャネル装置又は入出
力制御装置等とその配下の通信処理装置、ループ制御装
置等を利用する方式がとられていた。そして通信手段の
信頼性を向ｌ二させるために、前記チャネル装置又は人
出力制御装置以下の装置の２重化が行われていた５発明
が解決しようとする問題点 しかしながら、これらの装置は高速、大容量のデータを
転送する＃を目的に設計されているので、２重化の為に
高価の投資が必要であり、中央処理装置及び主記憶装置
等コンピュータシステムの中心部からは何段もの装置を
介してデータ伝送路に接続する為に、信頼性もそれだけ
悪化するという欠点がある。
コンピュータシステムの各コンピュータシステム間の通
信には、コンピュータシステムのチャネル装置又は入出
力制御装置等とその配下の通信処理装置、ループ制御装
置等を利用する方式がとられていた。そして通信手段の
信頼性を向ｌ二させるために、前記チャネル装置又は人
出力制御装置以下の装置の２重化が行われていた５発明
が解決しようとする問題点 しかしながら、これらの装置は高速、大容量のデータを
転送する＃を目的に設計されているので、２重化の為に
高価の投資が必要であり、中央処理装置及び主記憶装置
等コンピュータシステムの中心部からは何段もの装置を
介してデータ伝送路に接続する為に、信頼性もそれだけ
悪化するという欠点がある。
また、中央処理装置にハードウェア（ＩＩＷ）的に直接
接続する通信制御部を設４Ｊる事は、特に大型コンピュ
ータシステムにとってハードウェア（ＩＩＷ）アーキテ
クチャの変更となり、コンピュータシステムの多くの装
置を設計変更しなければならなかった。
接続する通信制御部を設４Ｊる事は、特に大型コンピュ
ータシステムにとってハードウェア（ＩＩＷ）アーキテ
クチャの変更となり、コンピュータシステムの多くの装
置を設計変更しなければならなかった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在するト記諸欠
点を解消することを可能とした新規な複合コンピュータ
システムを提供することにある。
従って本発明の目的は、従来の技術に内在するト記諸欠
点を解消することを可能とした新規な複合コンピュータ
システムを提供することにある。
問題点を解決するための手段
上記目的を達成する為に５本発明に係る複合コンピュー
タシステムは、複合コンピュータシステムを構成する各
コンピュータシステムの主記憶装置は通信制御部を有し
、かつ各コンピュータ間の主たるデータ伝送路の他に前
記通４３制御部に接続する第２のデータ伝送路を有し、
前記主記憶部に、１前記通（８制御部とコンピュータシ
ステムの中央処理装置との通信領域と、前記通信領域に
前記通信制御部と中央処理装置とが監視、操作するフラ
グ部とを設けて構成され、前記通信制御部を前記中央処
理装置が制御し、前記第２のデータ伝送路を介して他の
コンピュータシステムとの通（ｇを行うことを特徴とし
ている。
タシステムは、複合コンピュータシステムを構成する各
コンピュータシステムの主記憶装置は通信制御部を有し
、かつ各コンピュータ間の主たるデータ伝送路の他に前
記通４３制御部に接続する第２のデータ伝送路を有し、
前記主記憶部に、１前記通（８制御部とコンピュータシ
ステムの中央処理装置との通信領域と、前記通信領域に
前記通信制御部と中央処理装置とが監視、操作するフラ
グ部とを設けて構成され、前記通信制御部を前記中央処
理装置が制御し、前記第２のデータ伝送路を介して他の
コンピュータシステムとの通（ｇを行うことを特徴とし
ている。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明を適用した複合コンピュータシステムの
一実施例を示すブロック構成図である。
一実施例を示すブロック構成図である。
第１図を参照するに、各コンピュータシステムは、中央
処理装置７．８．９と、主記憶装置４．５．６と、主記
憶装置に設けられた通４ｇ制御部１゜２．３と、中央処
理装置のチャネル′Ｊ装置１０．１１．１２と、チャネ
ル装置に接続されたループ制御装置１３．１４．１５と
からそれぞれ構成されている。各コンピュータシステム
はループ制御装置１：３．１４．１５に接続されるルー
プ型伝送路１６．、、、、例えば日本電気株式会社製の
１、ｏｏＰ６１１０９．．０．と、通信制御部１．２．
３に接続されるバス型伝送路１７．、、、、例えば日本
電気株式会社製の１３ＲＡＮｃ１１４６７０、ｒｌＲＡ
Ｎｃ旧６ａＯ，、、、、により結合され５相互に通信を
行っている。
処理装置７．８．９と、主記憶装置４．５．６と、主記
憶装置に設けられた通４ｇ制御部１゜２．３と、中央処
理装置のチャネル′Ｊ装置１０．１１．１２と、チャネ
ル装置に接続されたループ制御装置１３．１４．１５と
からそれぞれ構成されている。各コンピュータシステム
はループ制御装置１：３．１４．１５に接続されるルー
プ型伝送路１６．、、、、例えば日本電気株式会社製の
１、ｏｏＰ６１１０９．．０．と、通信制御部１．２．
３に接続されるバス型伝送路１７．、、、、例えば日本
電気株式会社製の１３ＲＡＮｃ１１４６７０、ｒｌＲＡ
Ｎｃ旧６ａＯ，、、、、により結合され５相互に通信を
行っている。
第２図は第１図に示された通信制御部１．２゜３の詳細
なブロック構成図である。
なブロック構成図である。
第２図において、各通信制御部１，２．３は、例えば日
本電気株式会社製のμＰＤ７２１０５相当な通ず、−１
制御ＬＳＩ２１と、マイクロプロセッサ（例えばμ１）
Ｄ７０１１６）を使用した制御部２２と、前記通信制御
１．５Ｉ２１及び制御部２ｚからアクセスされろＲＡＭ
２３及び１（叶２４と、主ｉ１１．憶１ｉｆｆ１４．５
． ｔ；の内部回路と接続するドライバ／レシーバ回路
２５．２６とから構成されており、制御部２２は、内部
アドレスバス２７．内部データバス２８、主記憶’！Ａ
ｉＷ ４．５．６のアドレスバス２９に接続するドラ
イバ／レシーバ回路２５．主記憶装置４．５．６のデー
タバス３０に接続するドライバ／レジ−へ回路２６．お
よび主記憶Ｍ誼の制御線と接続する制御線群３１によっ
て主記憶装置４．５．６のメモリにアクセスし、内部ア
ドレスバス２７、内部データバス２８及び制御線群３２
により通イ４制御ＬＳＩ２１．１（八Ｍ２３及びｌｌ０
Ｍ２４を制御する。また通イｄ制御ＬＳＩ２１は、制御
部２２の指示によりＲＡＭ２：３の情報をバス型伝送路
１７に送出し、バス型伝送路１７上の自局宛の情報を受
信し、ＲＡＭ２３に格納して制御部２２に通知する。
ｌ１０Ｍ２４には制御部２２のプログラムが格納されて
いる。
本電気株式会社製のμＰＤ７２１０５相当な通ず、−１
制御ＬＳＩ２１と、マイクロプロセッサ（例えばμ１）
Ｄ７０１１６）を使用した制御部２２と、前記通信制御
１．５Ｉ２１及び制御部２ｚからアクセスされろＲＡＭ
２３及び１（叶２４と、主ｉ１１．憶１ｉｆｆ１４．５
． ｔ；の内部回路と接続するドライバ／レシーバ回路
２５．２６とから構成されており、制御部２２は、内部
アドレスバス２７．内部データバス２８、主記憶’！Ａ
ｉＷ ４．５．６のアドレスバス２９に接続するドラ
イバ／レシーバ回路２５．主記憶装置４．５．６のデー
タバス３０に接続するドライバ／レジ−へ回路２６．お
よび主記憶Ｍ誼の制御線と接続する制御線群３１によっ
て主記憶装置４．５．６のメモリにアクセスし、内部ア
ドレスバス２７、内部データバス２８及び制御線群３２
により通イ４制御ＬＳＩ２１．１（八Ｍ２３及びｌｌ０
Ｍ２４を制御する。また通イｄ制御ＬＳＩ２１は、制御
部２２の指示によりＲＡＭ２：３の情報をバス型伝送路
１７に送出し、バス型伝送路１７上の自局宛の情報を受
信し、ＲＡＭ２３に格納して制御部２２に通知する。
ｌ１０Ｍ２４には制御部２２のプログラムが格納されて
いる。
第３図はコンピュータシステムの中央処理装置と主記憶
装置ｎに設けられた通信制御部との通信法を説明する図
である。
装置ｎに設けられた通信制御部との通信法を説明する図
である。
第３図を参照するに、中央処理装置４０は、通信制御部
４２を制御する場合には主記憶装置４１のメモリに設定
された通４Ｎ領域４４に制御情報を書き込み。
４２を制御する場合には主記憶装置４１のメモリに設定
された通４Ｎ領域４４に制御情報を書き込み。
通（ａ領域４４内のフラグ部をセットする。通信制御部
４２は前記フラグ部を監視しており、フラグ部がセット
されると通信領域４４の制御情報を読み所定の処理を行
う、また通信制御部４２が中央処理装置４０に情報を通
知したい場合には１通信領域４３を使用して情報を書込
み通信領域４３のフラグ部をセットし、ゴ１ゴ央処理装
置４０に情報の読み込みを要求する。この時いずれの場
合にもフラグ部は情報読取り後に通信領域４３のフラグ
部は中央処理装置４ｏに。
４２は前記フラグ部を監視しており、フラグ部がセット
されると通信領域４４の制御情報を読み所定の処理を行
う、また通信制御部４２が中央処理装置４０に情報を通
知したい場合には１通信領域４３を使用して情報を書込
み通信領域４３のフラグ部をセットし、ゴ１ゴ央処理装
置４０に情報の読み込みを要求する。この時いずれの場
合にもフラグ部は情報読取り後に通信領域４３のフラグ
部は中央処理装置４ｏに。
通信ＭＮｃ４４のフラグ部は通信制御部４２によってそ
れぞれリセットされ１次の処理の継続を可能としている
。
れぞれリセットされ１次の処理の継続を可能としている
。
この様に、中央処理装置４ｏは１通信処理部４２を、特
別なハードウェアによる通知／報告手段を用いずに制御
出来、通信制御部４（）にデータ送信／データ受信の指
示が出来るので、複合コンピュータシステムの他の中央
処理装置との通信が行える。
別なハードウェアによる通知／報告手段を用いずに制御
出来、通信制御部４（）にデータ送信／データ受信の指
示が出来るので、複合コンピュータシステムの他の中央
処理装置との通信が行える。
発明の詳細
な説明したように１本発明によれば、複合コンピュータ
システムの各コンピュータシステムに第二のデータ伝送
路を用いたコンピュータシステム間の通信を、主記憶装
置に通信制御部を追加するのみで実現出来る。
システムの各コンピュータシステムに第二のデータ伝送
路を用いたコンピュータシステム間の通信を、主記憶装
置に通信制御部を追加するのみで実現出来る。
この通信制御部は中央処理装置等他の装置とのハードウ
ェア（ＩＩＷ）接続は必要としないので、これらの装置
の改造を必要とせず、ｆｆｆｆ１４ｔに従来のコンピュ
ータシステムに組み込め、また最近の１、Ｓ］技術の向
上により部品点数も少なく廉価に実現出来るという優」
果がｔｌ）られる。
ェア（ＩＩＷ）接続は必要としないので、これらの装置
の改造を必要とせず、ｆｆｆｆ１４ｔに従来のコンピュ
ータシステムに組み込め、また最近の１、Ｓ］技術の向
上により部品点数も少なく廉価に実現出来るという優」
果がｔｌ）られる。
その、ｊ：、本通１．１制御部は１ｎ接上記ｔα装置に
接続されるものであり、かつチャネル装置等からは独立
している為に、コンピュータシステム間の通信の４Ｆｔ
頼度をより向上出来るという効果もある。
接続されるものであり、かつチャネル装置等からは独立
している為に、コンピュータシステム間の通信の４Ｆｔ
頼度をより向上出来るという効果もある。
第１図は本発明を適用した複合コンピュータシステムの
一実施例を示すブロック構成図、第２図は第１図に示さ
れた通信制御部の具体的なブロック構成゛図、第３図は
中央処理装置と通信制御部との通信法を説明する図であ
る。 １．２．３．４２． 、 、通信制御部、４．５．６゜
４１、 、 、上記ｔα装置、７，８．９ 、４０．
、 、中央処理装置、Ｉｎ、１１．１２． 、 、チャ
ネル装置、 １３．１４、＋５． 、 、ループ制御装
置、＋６． 、 、ループ型伝送路、 ＋７． 、 、
バス型伝送路、２１．、、通ずご制御ＬＳ１．２２．
、 、制御部、２３． 、 、 ｌセＡＭ、２４． 、
。 Ｒ□Ｍ、 ２５．２Ｂ、 、 、 ドライバ／レシーバ
回路、２７゜０．内部アドレスバス、２８． 、 、内
部データバス。
一実施例を示すブロック構成図、第２図は第１図に示さ
れた通信制御部の具体的なブロック構成゛図、第３図は
中央処理装置と通信制御部との通信法を説明する図であ
る。 １．２．３．４２． 、 、通信制御部、４．５．６゜
４１、 、 、上記ｔα装置、７，８．９ 、４０．
、 、中央処理装置、Ｉｎ、１１．１２． 、 、チャ
ネル装置、 １３．１４、＋５． 、 、ループ制御装
置、＋６． 、 、ループ型伝送路、 ＋７． 、 、
バス型伝送路、２１．、、通ずご制御ＬＳ１．２２．
、 、制御部、２３． 、 、 ｌセＡＭ、２４． 、
。 Ｒ□Ｍ、 ２５．２Ｂ、 、 、 ドライバ／レシーバ
回路、２７゜０．内部アドレスバス、２８． 、 、内
部データバス。
Claims (1)
- 複数のコンピュータシステムから構成される複合コンピ
ュータシステムにおいて、各コンピュータシステムの主
記憶装置は通信制御部を有し、かつ各コンピュータシス
テム間の主たるデータ伝送路の他に前記通信制御部に接
続する第２のデータ伝送路を有する複合コンピュータシ
ステムであって、前記主記憶部に前記通信制御部とコン
ピュータシステムの中央処理装置との通信領域を設ける
と共に、前記通信領域に前記通信制御部と中央処理装置
とが監視、操作するフラグ部を設けて前記通信制御部を
前記中央処理装置が制御し、他のコンピュータシステム
との通信を前記第２のデータ伝送路を介して行う事を特
徴とする複合コンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7565687A JPS63240660A (ja) | 1987-03-27 | 1987-03-27 | 複合コンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7565687A JPS63240660A (ja) | 1987-03-27 | 1987-03-27 | 複合コンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240660A true JPS63240660A (ja) | 1988-10-06 |
Family
ID=13582497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7565687A Pending JPS63240660A (ja) | 1987-03-27 | 1987-03-27 | 複合コンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296936A (en) * | 1991-07-22 | 1994-03-22 | International Business Machines Corporation | Communication apparatus and method for transferring image data from a source to one or more receivers |
-
1987
- 1987-03-27 JP JP7565687A patent/JPS63240660A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296936A (en) * | 1991-07-22 | 1994-03-22 | International Business Machines Corporation | Communication apparatus and method for transferring image data from a source to one or more receivers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322794A (en) | Bus connection system | |
| JPS62256156A (ja) | 待機２重化システムのシステムバス制御方法 | |
| JP3139160B2 (ja) | 二重化制御システムの制御切替方法 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPH09311716A (ja) | Ｌａｎ装置 | |
| JP3710114B2 (ja) | データバス回路 | |
| JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
| JPS63215237A (ja) | ポ−リング通信用回路 | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JPS63276659A (ja) | 複合コンピユ−タシステム | |
| JPS6325383B2 (ja) | ||
| JPH01209564A (ja) | 情報処理装置 | |
| JPS6227849A (ja) | 端末制御装置 | |
| JPH06290128A (ja) | 制御装置の通信切換システム | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPS6311700B2 (ja) | ||
| JPH0256149A (ja) | 通信処理装置 | |
| JP2001043200A (ja) | データ伝送装置およびデータ伝送方法 | |
| JPS58139234A (ja) | 信号入力方式 | |
| JPH0240752A (ja) | 装置情報転送方式 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS61145673A (ja) | 端局装置 | |
| JPH0588792A (ja) | データ転送制御方式 | |
| JPH0589368A (ja) | 売上データ収集方式 | |
| JPH0448369A (ja) | 複数中央情報処理装置システムにおける情報処理装置制御情報更新方式 |