JPS6324300A - デイジタル・フイルタの音声サンプリング周期生成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し概　要コ ディジタル・フィルタの機能を持たせたディジタル・シ
グナル・プロセッサ（以下、１つＳＰと略記する）を備
えた音声認識装置において、ＤＳＰにおいてＡ／Ｄ変換
器のステータス・フラグの送出回数を、外部から設定し
たカウント数までカウントさせることにより、ディジタ
ル・フィルタの音声サンプリング周期を生成するように
したものである。

［産業上の利用分野］ 本発明は、音声認識装置において使用されるディジタル
フィルタに係わり、特にディジタルフィルタにおける音
声サンプリング周期の生成方式に関する。

音声認識装置において音声パラメータの抽出のために使
用されるフィルタは、従来アナログフィルタが使用され
ていた。また、音声サンプリング周期の生成はカウンタ
回路によっておりハードウェア量が多く小型化の障害と
なっていた。

［従来の技術］ 従来のアナログフィルタの音声サンプリング周期の生成
方式を示す回路構成ブロック図を第４図に示す。

入力された音声はマイクにより音声信号となり、増幅器
（ＡＭＰ）により増幅されてｍチャネルのアナログフィ
ルタ（ＡＦ）に入力される。

アナログフィルタ（ＡＦ）ｍチャネルのフィルタ出力デ
ータはマルチプレクサ（ＭＰＸ）に入れられ切り換えら
れる。

アナログマルチプレクサ（ＭＰＸ）の出力はサンプル／
ホールド回路（Ｓ／Ｈ）に入れられ、サンプルされ、保
持される。

サンプル／ホールド回路（、Ｓ　／　Ｈ）の出力はアナ
ログ・ディジタル変換器（Ａ／Ｄ）に人力され、ディジ
タル化されたフィルタデータとして出力される。

音声サンプリング周期カウンタは、クロック発生器の発
生したクロックをカウントしてサンプリング周期信号を
生成する。

チャネルアドレス・カウンタは、クロックをカウントし
てアナログマルチプレクサ（ＭＰＸ）へのチャネルアド
レスを生成し、サンプリング周期信号によりリセットさ
れる。

タイミング生成回路は、チャネルアドレス信号からクロ
ックをカウントして、適当なタイミングでサンプル・ア
ンド・ホールド回路（以下、Ｓ／Ｈ回路と略記する）へ
のＳ／Ｈ信号およびアナログ・ディジタル変換器（以下
、Ａ／Ｄ変換器と略記する）へのＡ／Ｄ変換信号を生成
する。

このように、従来の音声サンプリング周期は、ＩＣを用
いたカウンタ村により構成されていた。

［発明が解決しようとする問題点］ 従来の音声サンプリング周期の生成は、ＩＣを用いたカ
ウンタにより構成されているため、ハードウェア量が大
きいという問題があった。

またハードウェア量との関係で音声サンプリング周期が
固定である場合が多く、例えば単語認識の場合はｌＱｍ
ｓで、単音節認識の場合は５ｍｓというように、任意の
音声サンプリング周期を生成することが困難であるとい
う問題があった。

本発明は、このような従来の問題点を解消した新規な音
声サンプリング周期生成方式を提供しようとするもので
ある。

［問題点を解決するための手段］ 第１図は本発明のディジタルフィルタの音声サンプリン
グ周期生成方式の原理ブロック図を示す。

第１図において、１はディジタルフィルタ機能を実現し
ているＤＳＰであり、２はＡ／Ｄ変換器である。

Ａ／Ｄ変換器２は、入力されたアナログ音声信号をディ
ジタル信号に変換する。

ＤＳＰＬはＡ／Ｄ変換器２の出力のディジタル音声信号
を入力して、フィルタ計算を行いサンプリング周期ごと
に各周波数チャネルのフィルタデータを出力する。

ＤＳＰＩには、Ａ／Ｄ変換器２の出力ディジタル送出信
号若しくは出力データ確定信号（以下、ステータス・フ
ラグと呼ぶ）を入力すると共に、ＤＳＰＩ内にカウンタ
手段１１を備え、さらに外部からのサンプリング周期設
定信号によりカウンタ手段１１のカウント数を設定する
カウンタ定数設定手段１２を備える。

カウンタ手段１１は入力されたステータス・フラグ信号
をカウントし、カウンタ定数設定手段１２に設定された
カウント数だけカウントするとサンプリング周期信号を
発生する。

ＤＳＰＩは、このサンプリング周期信号Ｂの発生により
各周波数チャネルのフィルタデータを出力する。

［作用］ 本発明によれば、カウンタ手段をＤＳＰ内に備えるため
、アナログ・ディジタル変換器からステータス・フラグ
信号を入力することにより、サンプリング周期を計測す
ることができ、ハードウェアによるカウンタを必要とし
ない。

また、カウンタ定数設定手段をＤＳＰ内に備えるため、
ＤＳＰの外部からサンプリング周期を任意に設定指示す
ることが可能となる。

これら、カウンタ手段およびカウンタ定数設定手段は、
ＤＳＰが備えている機能を用いソフトウェア的に実現で
きるものである。

［実施例］ 以下第２図および第３図に示す実施例により、本発明を
さらに具体的に説明する。

第２図は、本発明の一実施例の回路構成ブロック図であ
る。

第２図において、１はディジタル・フィルタの機能を持
たせたＤＳＰであ　　る。

２はアナログ音声信号をディジタル音声データに変換し
、ＤＳＰＩに与えるＡ／Ｄ変換器である。

３は音声を電気信号に変換するマイクであり、４は増幅
器（Ａ　Ｍ　Ｐ　）である。

５は低域通過濾波器（Ｌ　Ｐ　Ｆ）であり、Ａ／Ｄ変換
器２による折り返しノイズの発生を防止するため高域を
遮断する。

６はＳ／Ｈ回路であり、アナログ音声信号をサンプルし
、保持してＡ／Ｄ変換器２に供給する。

７はクロック発生器であり、すべてのタイミングの源と
なるクロックを発生する。

８はタイミング生成回路であり、Ｓ／Ｈ回路６へのＳ／
Ｈタイミング信号、Ａ／Ｄ変換器２へのＡ／Ｄ変換信号
、Ａ／Ｄ変換データをフリフブフロソプタヘセットする
ＡＤＨ信号を発生する。

９はトライステートの出力回路を持つフリップフロップ
であり、＊　ＥＸＴＣＥ信号を“０″とすることにより
出力が高インビダンスとなる（＊は負論理を示す）。

マイク３より入力されたアナログ音声信号は増幅器４に
よ増幅され、低域通過濾波器５により高域を遮断され、
Ｓ／Ｈ回路６によりサンプルされ、保持されてＡ／Ｄ変
換器２に入力される。

Ａ／Ｄ変換器２では、タイミング生成回路８からのＡ／
Ｄ変換信号のタイミングでＳ／Ｈ回路６からのアナログ
データをＡ／Ｄ変換し、出力データが確定するとステー
タス・フラグ信号を出力する。同時に、タイミング生成
回路８からのＡＤＨ信号により、出力データをフリップ
フロップ９にセットする。

ＤＳＰＩは、Ａ／Ｄ変換２からのステータス・フラグ信
号により、双方向データバスの■方向を通じて、フリッ
プフロップ９にセットされたＡ／Ｄ変換データを読み込
む。

ＤＳＰＩでは、ステータス・フラグ信号をカウントし、
読み込んだデータによりフィルタ計算を行う。ステータ
ス・フラグのカウント数が外部からのサンプリング周期
設定信号により設定された値に達すると、フィルタ計算
を終了し、フィルタデータ出力要求信号ＲＱを外部装置
へ出力する。

外部装置からのフィルタデータ読出しタイミング信号Ｂ
５Ｃ０ＮＴが到来すると、＊　ＥＸＴＣＥを“０”とし
、フリップフロップ９の出力を高インビダンスとし、双
方向データバスを■の方向としてフィルタデータを出力
する。

なお、本実施例ではＤＳＰＩの双方向バスを制御するた
めトライステートの出力回路を有するフリップフロップ
９を設けたが、Ａ／Ｄ変換器２がトライステートの出力
回路を備えていれば、フリップフロップ９は設ける必要
はない。

第３図は、本発明の実施例による処理の流れを示すフロ
ーチャートである。

以下、フローチャートを参照して処理の流れを説明する
。処理は、ＤＳＰによるものと、ＤＳＰ以外の周辺の装
置によるものとがある。

■例えば、音声認識装置の主プロセツサからサンプリン
グ周期の設定指示を行う。

■ＤＳＰにおいてサンプリング周期カウンタ定数の設定
を行う。

■Ａ／Ｄ変換器からステータス・フラグとＡ／Ｄデータ
を出力する。

■ＤＳＰにおいてステータス・フラグおよびＡ／Ｄデー
タを読み込む。

■ステータス・フラグをカウントする。

■読み込んだＡ／Ｄデータに基づいてフィルタ計算を行
う。

■ステップ■によるカウント数が設定されたサンプリン
グ周期に達したかを判断する。達しておればステ、プ■
へ進み、達していなければステップ■へ戻る。ステップ
■、■、■の処理を、カウント数がサンプリング周期に
達するまで繰り返し行う。

■フィルタデータ出力要求信号を送出する。

■主プロセッサではフィルタ・データの読取りに行く。

［相］ＤＳＰからフィルタ・データを出力する。

［発明の効果］ 以上説明のように本発明によれば、音声サンプリング周
期生成のためのカウンタが不要となってハードウェアが
小型化できると共に、サンプリング周期を任意に設定す
ることが可能となり、音声認識装置の性能および操作性
の向」二に寄与する効果は大である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例の回路構成ブロック図、 第３図は本発明の実施例による処理の流れを示すフロー
チャート、 第４図は従来例の回路構成ブロック図である。 図面において、 １はディジタル・シグナル・プロセッサ（ＤＳＰ）、２
はＡ／Ｄ変換器、 ３はマイク、 ４は増幅器（ＡＭＰ）、 ５は低域通過濾波器（ＬＰＦ）、 ６はＳ／８回路、 ７はクロック発生器、 ８はタイミング生成回路、 ９はフリツブフロップ（ＦＦ）、 １１はカウンタ手段、 １２はカウンタ定数設定手段、 をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 ディジタル・フィルタの機能を持たせたディジタル・シ
   グナル・プロセッサ（１）と、これにディジタル音声デ
   ータを与えるアナログ・ディジタル変換器（２）を備え
   た音声認識装置において、ディジタル・シグナル・プロ
   セッサ（１）内に、予め設定された数をカウントするカ
   ウンタ手段（１１）と、 外部からの信号によりカウンタ手段（１１）のカウンタ
   定数を設定するカウンタ定数設定手段（１２）を備え、 前記ディジタル・シグナル・プロセッサ（１）に、アナ
   ログ・ディジタル変換器（２）からの出力データ送出信
   号若しくは出力データ確定信号を入力し、任意に設定可
   能な音声サンプリング周期を生成するよう構成したこと
   を特徴とするディジタル・フィルタの音声サンプリング
   周期生成方式。