JPS63244151A - アドレス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は仮想アドレスを実アドレスに変換するアドレス
変換装置に関する。

（従来の技術） １３図は従来のアドレス変換装置の−・例を示したブロ
ック図である。１はＴＬＢテーブルのメモリ部分であり
、仮想アドレス格納部１１、実アドレス格納部１２及び
これら各格納部１１．１２の登録内容の有効性を示すフ
ラグ部１３を有している。通常のアドレス変換動作は以
下に述べる如くでおる。

即ち、仮想アドレスレジスタ１ｏのアドレス部により仮
想アドレス格納部１１に登録されている仮想アドレスが
読み出されて検出器４に出力される。検出器４では仮想
アドレスレジスタ１ｏのアドレス部の内容と前記仮想ア
ドレス格納部からの仮想アドレスが比較され、両者が一
致し有効であれば、前記同時に実アドレス格納部１２が
ら読み出された実アドレスに仮想アドレスレジスタ１ｏ
のオフセット値が連結されて主メモリに転送される。

一般に、ＴＬＢテーブルの登録内容は、プログラムの動
きによりランダムに進行する。また、複数のプログラム
で同一の仮想アドレスに対し異なる実アドレスを割当て
ることがある。このため、あるプログラムの処理が終了
した時点で、そのプログラムが使用したＴＬＢテーブル
の登録内容を抹消する必要が生ずる。これを実現するに
従来は、検出器４で仮想アドレスの一致が検出された時
、フラグ部１３の有効フラグをリセットすることで、前
記抹消動作Ｓ：遼成している。しかしながら、一般にＴ
Ｌ［３テーブルのメモリ内容は第２図に示す如く既に無
効フラグが多数立っているにもがかわらず、上記の如く
登録内容を１個ずつ検査して登録内容を抹消しているた
め、この抹消動作に多大な処理時間を要するという欠点
があった。

（発明が解決しようとする問題点） 従来のアドレス変換装置では、メモリの登録内容を抹消
する際に既にこの登録内容の無効を示す無効フラグが多
数立っているにもかかわらず、前記登録内容を１個ずつ
検査するために、抹消動作に多大な処理時間を要すると
いう欠点があった。

そこで本発明は上記の欠点を除去するもので、仮想アド
レス及び実アドレスを格納するメモリ内容を無効化する
処理を高速に行うことができるアドレス変換Ｖｉ装置を
捷供することを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明は、ＴＬＢテーブルを用いたアドレス変換装置に
おいて、前記ＴＬＢテーブルに登録されている各仮想ア
ドレス、実アドレス対の有効無効を示すフラグを格納す
るフラグメモリから一度に複数個のフラグを読み出すフ
ラグ読み出し手段と、このフラグ読み出し手段によって
読み出したフラグの中から仮想アドレスに対応するフラ
グを取出し、アドレス変換の為の比較処理を行なう検出
手段と、無効化条件の成立に応じて前記フラグメモリの
前記仮想アドレスに対応するフラグビットに無効信号を
白き込む門込み手段と、連続した無効化処理が行なわれ
る場合、前記読み出し手段で読取ったフラグから無効処
理のスキップ値を生成し、このスキップ値と仮想アドレ
スにより次の仮想アドレスを生成する手段とを具備して
構成される。

（作用） 本発明のアドレス変換装置において、連結して無効化処
理が実行される場合、フラグ読み出し手段により読み出
された本装置におけるメモリの登録内容の有効無効を示
す複数のフラグの内容に応じて、無効フラグ部分の無効
化処理をスキップさせるスキップ値を生成してこれを加
算器に出力する。加Ｉｌ器は入力されたスキップ値に前
記与えられた仮想アドレスを加算して新たな仮想アドレ
スとする。従って、アドレス変換装置はこの新たな仮想
アドレスにより前記メモリの無効フラグに対応する登録
内容にはアクセスせず、有効フラグに対応する登録内容
のみにアクセスして、この登録内容の無効化処理を行う
。

（実施例） 以下本発明の一実施例を従来例と同一部には同一符号を
付して図面を参照して説明する。第１図は本発明のアド
レス変換Ｖｔ！！の一実施例を示したブロック図である
。１はＴＬＢテーブルメモリで、仮想アドレス格納部１
１、実アドレス格納部１２及び両格納部１１．１２の内
容の有効性を示す１ビット幅のフラグ部１４を有してい
る。２は仮想アドレス格納部１１をアクセスするための
仮想アドレスを格納するレジスタ、３は仮想メモリアド
レスの上位アドレスを保持するレジスタ、４はレジスタ
３の内容と仮想アドレス格納部１１から読み出された内
容を比較する検出器、５はフラグ部１４をリセットする
ための３き込みを行うフラグ口き込み回路、６はフラグ
部１４の内容により登録内容をスキップさせる値を出力
するプライオリティエンコーダ、７はプライオリティエ
ンコーダ６から出力される値をレジスタ２の内容に加算
する加算器、８は他から与えられる仮想アドレス１００
と加ＩＩＩ器７から出力される仮想アドレスのいずれか
一方を選択してレジスタ２に出力するデータセレクタ、
９はフラグ部１４にセットされた４ビツトフラグの中か
らメモリ１の登録内容に対応する有効フラグをレジスタ
２の下位２ビツトにより選択して検出器４に出力するデ
ータセレクタである。

次に本実施例の動作について説明する。先ず、データセ
レクタ８により仮想アドレス１００が選択されてレジス
タ２にセットされる。また、レジスタ３には仮想アドレ
スの上位アドレスがセットされる。これにより、レジス
タ２の全内容により仮想アドレス格納部１１がアクセス
され、対応する仮想アドレスが仮想アドレス格納部１１
より検出器４に出力される。一方、レジスタ２の最下位
２ビツトを除く他のビットによってフラグ部１４は検索
されており、フラグ部１４はメモリ１の４アドレスに対
応する４つのフラグデータを同時に読み出すことができ
る。従って、第２図に示す如く例えばアドレスＯＯＯ〜
００３に対応する４つのフラグ１０１１が同時に読み出
される。検出器４ではレジスタ３の仮想アドレスと仮想
アドレス格納部１１から読み出された仮想アドレスとが
比較され、一致した場合には実アドレス格納部１２から
読み出される対応する実アドレスにオフセットを付加し
てアドレス変換を行ない、得られた実アドレスにより土
メモリをアクセスする。また、フラグ書き込み回路５に
よりフラグリセットを行なう場合、フラグ書き込み回路
５はレジスタ２の最下位２ビツトにより指定されるフラ
グ部１４のフラグを“Ｏ゛′に＝き換える。これにより
当該仮想アドレスに対応するメモリーの内容が無効化さ
れる。プライオリティエンコーダ６はフラグ部１４の内
容に応じて連続して無効化処理が行なわれる場合、以下
の表に示したスキップ値を出力する。

表 即ち、フラグ部１４に有効フラグ゛１”が左から何番目
に立っているかによって、プライオリティエンコーダ６
は１〜４のスキップ＠＠加ＩｌＩ器７に出力する。加算
器７はレジスタ２の内容にプライオリティエンコーダ６
の値を加算する。データセレクタ８は加算器７の出力値
を選択して、これを新たな仮想アドレスとしてレジスタ
２にセットする。

このためレジスタ２にセットされる仮想アドレスは第２
図に示したアドレスＯＯＯ〜３ＦＦが順次セットされる
のでなく、無効フラグＯが立っている仮想アドレスは飛
ばしてセットされる。従って、検出器４では、有効フラ
グが立っている仮想アドレス格納部１１から読み出され
た仮想アドレスとレジスタ３の内容とが比較され、無効
フラグが立っている仮想アドレス格納部１１の内容は比
較されずにスキップされる。

本実施例によれば、メモリ１の登録内容の中で有効フラ
グが立っている登録内容のみを検出器４にてレジスタ３
の無効化条件と比較して、メモリ１の内容を抹消する動
作を行うことにより、メモリ１の登録内容無効化！２ａ
理を高速に行うことができる。

［発明の効果］ 以上記述した如く本発明のアドレス変換装置によれば、
仮想アドレス及び実アドレスを格納するメモリ内容を無
効化する処理を高速に行い得る効果がある。

【図面の簡単な説明】

第１図は本発明のアドレス変換装置の一実施例を示した
ブロック図、第２図は第１図に示したメモリ１の詳細模
式図、第３図は従来のアドレス変換装■の一例を示した
ブロック図である。 １・・・メモリ　　　　２，３・・・レジスタ４・・・
検出器　　　　５・・・フラグ書き込み回路６・・・プ
ライオリティエンコーダ ７・・・加算器　　　　８・・・データセレクタ１１・
・・仮想アドレス格納部 １２・・・実アドレス格納部　１４・・・フラグ部代理
人　弁理士　則　近　憲　佑 周　　山王　−

Claims (1)

【特許請求の範囲】
1. ＴＬＢテーブルを用いたアドレス変換装置において、前
   記ＴＬＢテーブルに登録されている各仮想アドレス、突
   アドレス対の有効無効を示すフラグを格納するフラグメ
   モリから一度に複数個のフラグを読み出すフラグ読み出
   し手段と、このフラグ読み出し手段によって読み出した
   フラグの中から仮想アドレスに対応するフラグを取出し
   、アドレス変換の為の比較処理を行なう検出手段と、無
   効化条件の成立に応じて前記フラグメモリの前記仮想ア
   ドレスに対応するフラグビットに無効信号を書き込む書
   込み手段と、連続した無効化処理が行なわれる場合、前
   記読み出し手段で読取ったフラグから無効処理のスキッ
   プ値を生成し、このスキップ値と仮想アドレスにより次
   の仮想アドレスを生成する手段とを具備したことを特徴
   とするアドレス変換装置。